新闻

新思科技设计平台通过台积电创新SoIC芯片堆叠技术认证
双方通力打造的设计解决方案实现真正的3D器件集成

美通社加州山景城2019年5月07日

亮点:

  • 对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案
  • 解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析,以及物理验证
  • 帮助早期合作伙伴加速高度集成的新一代产品投放市场

新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,新思科技设计平台已通过台积电(TSMC)最新的系统整合单晶片(TSMC-SoIC)3D芯片堆叠技术认证。该平台将全面支持这一技术,并与高度灵活的设计参考流程相结合,可即刻为用户部署高性能、高连接性的多裸晶芯片技术解决方案,涵盖移动计算、网络通信,消费和汽车电子等多种应用。

以新思科技的设计实现和signoff解决方案为中心,高容量的设计参考方法包括先进的电介质通孔(TDV)建模、多裸晶芯片版图绘制、物理布局规划和实现、寄生参数提取和时序分析,以及高度可扩展的物理验证。新思科技设计平台支持台积电先进的SoIC芯片堆叠技术,其主要产品和功能包括:

  • IC Compiler II布局布线:用于高度复杂的多裸晶芯片IC(集成电路)的高效设计绘制和灵活规划。高质量的布线支持包括硅通孔(TSV)、TDV,凸块(Bump)和再分布引线层(RDL)连接解决方​​案。
  • PrimeTime®时序signoff全系统静态时序分析,支持多裸晶芯片静态时序分析(STA)。
  • StarRC提取signoff3D-IC设计方法包含先进功能,可处理多裸晶芯片寄生参数交互以及新的TDV和TSV建模。
  • IC Validator物理signoffDRC和LVS验证,包括对SoIC跨裸晶芯片接口DRC/LVS检查的支持。

台积电设计基础架构管理部高级总监Suk Lee表示:“系统带宽需要提高,而日益加大的复杂性也需要我们拿出新的创新方案。因此,台积电再次以全新3D集成技术和极高的实现效率,帮助将高度差异化的产品推向市场。我们一直保持与新思科技的良好合作,由此打造出以台积电的创新SoIC先进芯片堆叠技术为支撑的可扩展的设计方法。我们期待双方用户都能从这些先进的技术和服务中受益,真正实现系统级封装。”

新思科技设计事业部联席总经理Sassine Ghazi说:“我们与台积电间的最新合作成果有望在系统规模和系统有效性能方面取得突破性进展。新思科技数字设计平台和共同开发的相关方法学将帮助设计人员在部署这些新一代的多裸晶芯片解决方案时更有把握地满足时间进度要求。”

新思科技简介
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)是众多创新型公司的 Silicon to Software™(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司,新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者,并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员,还是编写需要最高安全性和质量的应用程序的软件开发人员,新思科技都能够提供您所需要的解决方案,帮助您推出创新性的、高质量的、安全的产品。有关更多信息,请访问www.synopsys.com

编辑联系人:

James Watts
新思科技
电邮:jwatts@synopsys.com