发布针对12LP FinFET工艺的广泛DesignWare IP组合，新思科技与GLOBALFOUNDRIES持续合作

高质量DesignWare接口和模拟IP经过优化，可在人工智能、云计算和移动芯片中实现高性能和低功耗

加州山景城2019年6月27日 重点：

针对GLOBALFOUNDRIES 12LP FinFET工艺的DesignWare IP组合包括多协议25G、USB 3.0和2.0、PCI Express 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器
新思科技DesignWare IP经过优化，可在人工智能、高端智能手机和网络基础设施等计算密集型应用中实现高性能和低延迟
两家公司经过长期合作，已成功开发出从180纳米到12纳米的DesignWare IP

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布与GLOBALFOUNDRIES (GF)合作，针对GF的12纳米领先性能(12LP) FinFET工艺技术，开发覆盖面广泛的DesignWare^® IP组合，包括多协议25G、USB 3.0和2.0、PCI Express^® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术，在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。与前几代FinFET相比，12LP技术在逻辑密度上提高了10%，性能提高了15%以上。基于两家公司长期伙伴关系，双方已联手开发出针对GF从180纳米到12纳米工艺的DesignWare IP。

GF生态系统副总裁Mark Ireland表示：“为了满足对差异化、功能丰富的FinFET产品日益增长的需求，我们正在与新思科技合作，在GF的工艺中提供高质量的IP，使设计人员能够将差异化产品推向广泛的细分市场。我们的12LP工艺与3D FinFET晶体管技术和新思科技高性能DesignWare IP的结合，使我们的共同用户能够加速实现量产。”

新思科技IP营销副总裁John Koeter表示：“作为接口IP的领先供应商，新思科技继续与GF等主要代工厂合作，提供面向最新FinFET工艺技术的DesignWare IP解决方案。通过新思科技针对GF 12LP工艺的DesignWare IP组合，设计人员能够有效地将必要的功能整合进复杂的芯片中，同时满足其移动和高端计算应用的带宽和功耗要求。”

上市

DesignWare多协议25G PHY和 ADC/DAC转换器IP解决方案现已上市。DesignWare USB 3.0和2.0、PCI Express 2.0、DDR4、LPDDR4/4X、MIPI D-PHY和SD-eMMC IP解决方案正在开发中，计划于2019年下半年上市。

###

DesignWare IP简介

新思科技是面向芯片设计提供高质量硅验证IP解决方案的领先供应商。DesignWare IP组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。垂询DesignWare IP详情，请访问http://www.synopsys.com/designware。

关于新思科技

请访问: https://www.synopsys.com/zh-cn/china/about-us.html

编辑联系人：
Camille Xu
新思科技
电邮：wexu@synopsys.com

Norma Sengstock
新思科技
电邮：norma@synopsys.com

SOURCE Synopsys, Inc.