加州山景城2019年11月7日 /美通社/ --
重点:
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核,该解决方案基于扩展的ARCv2DSP指令集,并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构,该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能,在不显著影响功耗或性能的情况下,帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器,并提供了一个全面的软件编程环境,包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。
Arbe创始人兼首席技术官Noam Arkind表示:“ARC处理器的信号处理性能可集成在Arbe专有实时雷达处理器单元中,让我们对ARC VPX DSP处理器的功能非常期待,结合我们独特的硬件加速器,能够进一步扩展可编程解决方案。线性代数加速和高性能矢量浮点流水线等增强功能有助于我们开发精确的算法实现。”
ARC VPX5和VPX5FS处理器支持单核、双核和四核配置。每个VPX内核包含一个标量执行单元和多个矢量计算单元,支持512位矢量字节内的8位、16位和32位SIMD运算。全新DSP处理器高度可配置功能,使开发人员能够通过只选择满足性能所需的硬件功能和矢量资源来优化功耗和尺寸。用于机器学习和人工智能应用的神经网络算法,可以由ARC VPX处理器使用8位数据类型以及16位和32位浮点数据类型进行高效处理。
为了解决在复杂DSP算法中越来越多地使用浮点计算的问题,每个内核中最多提供三个矢量浮点流水线。新思科技ARC VPX5和VPX5FS支持半精度、单精度和双精度浮点数据类型。每个VPX内核还为线性代数和数学指令提供专用硬件加速,从而为基于算法的处理提供超高性能。ARC VPX DSP处理器每周期可提供512次浮点运算和32次数学运算。
为了加快软件开发, ARC VPX DSP处理器由配有优化C/C++编译器的ARC MetaWare开发工具包提供支持。自动矢量化功能使该编译器能够有效地将所有受支持的浮点和非浮点数据类型映射到具有完整MAC单元饱和度的相应SIMD执行单元上。该编译器能够有效地将VLIW运算映射到所有矢量计算单元,从而实现高度并行执行。
新思科技解决方案事业部营销副总裁John Koeter表示:“基于传感器融合、激光雷达和雷达应用的DSP密集型算法非常复杂,需要更强的计算和并行处理。新思科技通过提供一系列可配置的高性能VPX DSP处理器IP核解决方案,使设计人员能够满足海量信号处理需求的同时,满足其芯片的能效要求。”
上市和资源
DesignWare IP核简介
新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片,新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险,并加快上市时间。垂询DesignWare IP核详情,请访问www.synopsys.com/designware。
关于新思科技
请访问: https://www.synopsys.com/zh-cn/china/about-us.html
编辑联系人:
Camille Xu
新思科技
电邮:wexu@synopsys.com
Norma Sengstock
新思科技
电邮:norma@synopsys.com
SOURCE Synopsys, Inc.