加州山景城2019年11月13日 /美通社/ --
重点:
Astera Labs携手新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)和英特尔(纳斯达克股票代码:INTC)近日实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。10月28日至29日,上述公司将在台北举行的PCI-SIG开发者大会上演示该解决方案。
Astera Labs首席执行官Jitendra Mohan表示:“很荣幸能与新思科技和英特尔合作,向业界证明我们已经为PCIe 5.0客户做好了准备,正在积极对计时器芯片进行采样。我们已经发布了世界上第一个PCIe 5.0 Smart Retimer(智能计时器),它提供了向后兼容性,开发人员能够通过利用面向PCIe 4.0的解决方案来验证他们的系统。到了2020年系统推出时,它也能够为PCIe 5.0提供引脚兼容的解决方案。与新思科技和英特尔的合作有助于加快我们的开发进程。”
新思科技解决方案事业部副总裁John Koeter表示:“新思科技、Astera Labs和英特尔正在合作,助力PCI Express生态系统满足更高需求,比如网络、存储和机器学习应用这些需要极高速接口的功能。通过为PCI Express 5.0提供完整的IP核解决方案,新思科技帮助Astera Labs尽早开展设计,新思科技在PCI Express方面的专业知识,则促成了芯片一次完成流片设计。”
英特尔技术计划主管Jim Pappas表示:“目前产业加速增长,异构计算体系和工作负载优化平台也不断发展,以支持下一代以数据为中心的平台。因此PCIe5.0技术的应用至关重要。英特尔是PCIe 5.0体系结构的坚定拥护者,我们正在努力提供强大的解决方案,实现更快速度和更低延迟,以满足以数据为中心的工作负载需求。我们很高兴与Astera Labs和新思科技合作,开创这一全新的生态系统。”
台北PCI-SIG开发者大会上的演示
10月28至29日,在台北万豪酒店,PCIe 5.0联合演示将在PCI-SIG开发者大会的新思科技展位进行。
DesignWare IP核简介
新思科技是面向芯片设计的领先供应商,我们提供高质量硅验证IP核解决方案。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片,新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险,并加快上市时间。垂询DesignWare IP核详情,请访问https://www.synopsys.com/zh-cn/designware-ip.html。
关于新思科技
请访问: https://www.synopsys.com/zh-cn/china/about-us.html
Astera Labs简介
Astera Labs是一家总部位于硅谷的无厂半导体公司,致力于为数据中心系统开发专用的连接解决方案。其产品组合包括系统感知的半导体集成电路、电路板和服务,以实现可靠的PCI Express®连接。与领先的处理器供应商、云服务提供商、经验丰富的投资者和世界一流的制造公司合作,Astera Labs正在帮助客户消除计算密集型工作负载中的性能瓶颈。欲了解更多信息,请访问www.AsteraLemb.com。
编辑联系人:
Camille Xu
新思科技
电邮:wexu@synopsys.com
Norma Sengstock
新思科技
电邮:norma@synopsys.com
Rachael Watson
Nereus
电话:971-706-1312
电邮:rwatson@nereus-worldwide.com
SOURCE Synopsys, Inc.