新闻中心
加州山景市2020年10月28日 /美通社/ --
要点：
- DesignWare CXL IP 支持 AMBA CXS 协议，以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成
- 新思科技 CXL IP 以 32GT/s 的速度运行，数据宽度为 512 位，支持所有必需的 CXL 协议和设备类型，以满足具体应用要求
- 该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议，能够高效接入最新的、具有高度可扩展性的 Arm® Neoverse™ 相干网状网络，从而为一系列高性能计算、数据中心和网络片上系统 (SoC) 提供优化的多芯片 IP 堆栈。
DesignWare CXL 控制器支持所有必需的 CXL 协议类型（.cache、.io 和 .mem），并允许在单个时钟周期传输中混合多种类型以实现设计灵活性。通过支持 CXS，极低延迟、高带宽的 DesignWare CXL IP 能够将其能力扩展至需要高速缓存相干性和快速芯片间互连的基于 Arm 的 SoC。
“数据创建、消耗和处理的工作量呈现指数级增长，推动更多的云上工作量采用特定于领域的加速，这就需要快速高效的多芯片互连来实现快速数据传输，”Arm 基础设施业务部门产品管理副总裁 Dermot O'Driscoll 表示，“作为我们与新思科技的合作成果，经过优化、准备就绪的 CXL IP 堆栈能够满足一系列基于 Arm 的服务器主机和终端解决方案对各种多芯片延迟和带宽的需求。”
“包括 AI 加速器、网络和超大规模数据中心在内的高性能计算应用，需要具有相干性的接口，以实现在片内和片外协议之间的高速高效通信，”新思科技 IP 营销和战略高级副总裁 John Koeter 表示，“提供 AMBA CXS 协议的支持后，设计师可轻松将新思科技的 DesignWare CXL IP 接入到 Arm 相干网状网络平台，从而满足其基于 Arm 的数据密集型 SoC 设计对高带宽的要求。”
供应情况和额外资源
DesignWare CXL 控制器 IP 和 32G PHY IP 现已上市。详情请访问：
DesignWare IP 简介
新思科技是面向芯片设计提供高质量硅验证 IP 解决方案的领先供应商。DesignWare IP 产品组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟 IP、有线和无线接口 IP、安全 IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将 IP 整合进芯片，新思科技 IP Accelerated 计划提供 IP 原型设计套件、IP 软件开发套件和 IP 子系统。新思科技对 IP 质量的大量投资、全面的技术支持以及强大的 IP 开发方法使设计人员能够降低集成风险，并加快上市时间。垂询 DesignWare IP 详情，请访问 https://www.synopsys.com/zh-cn/designware-ip.html。
新思科技简介
有关更多信息，请访问 http://www.synopsys.com。
编辑联系人：
Camille Xu
新思科技
wexu@synopsys.com
Kelly James
新思科技
kellyj@synopsys.com
SOURCE Synopsys, Inc.
