新闻中心

高级搜索
  • 7月07日, 2020年
    硅验证的DesignWare IP核提供业界领先的性能、功耗和面积

    摘要 瓴盛科技采用新思科技广泛的DesignWare IP核组合来降低风险并加快新一代移动芯片组上市 用于USB、MIPI和DDR的高品质DesignWare...

  • 6月24日, 2020年
    使用高质量DesignWare安全IP,保护联网设备免受安全威胁

    新思科技DesignWare®真随机数发生器(TRNG) IP已通过美国国家标准与技术研究院(NIST)密码算法验证体系(CAVP)的验证,为客户终端产品获得低风险联邦信息处理标准(FIPS) 140-3认证铺平道路。新思科技的标准化TRNG IP帮助保护设备及其与其他设备或云的连接。TRNG IP提供对于加密、身份验证、平台安全和高度安全通信而言至关重要的高熵随机数。集成DesignWare TRNG IP可加速FIPS 140-3、通用标准和其他认证,降低物联网、汽车和云通信等的片上系统(SoC)设计风险,并缩短上市时间。

  • 6月16日, 2020年
    成功流片的5nm DesignWare USB4 PHY测试芯片可以降低支持40Gbps USB规格的SOC开发风险,加快芯片上市时间。

    新思科技宣布推出业界首款完整的DesignWare® USB4™ IP 解决方案,该解决方案由控制器、路由器、PHY和验证IP组成。DesignWare USB4 IP的最高传输速度为40 Gbps,是USB3.2的最高数据传输率的两倍,并可向下兼容USB 3.x和USB2.0系统。DesignWare USB4 IP支持多个高速接口协议,包括USB4、DisplayPort 1.4a TX、PCI Express和Thunderbolt 3,通过一根USB Type-C®数据线即可实现高效的数据传输、高清视频传输,还可以提供电源。

  • 6月09日, 2020年
    新思科技的设计与验证平台及DesignWare接口IP实现了功耗、性能和面积的优化并加快了上市时间

    新思科技与Arm携手合作,帮助Arm包括Arm® Cortex®-A78和Cortex-X1 CPU,以及Mali™-G78 GPU在内最新移动处理器IP的早期采用者,成功实现优化型片上系统(SoC)的流片。

  • 6月03日, 2020年
    高品质DesignWare接口和基础IP提供领先的功耗、性能和面积

    摘要: DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP,能够支持最高速率...

每页显示 5102550100