新闻中心

新思科技完成对eSilicon部分IP资产的收购。此次收购扩大了新思科技DesignWare®嵌入式存储器IP组合（包含TCAM和多端口存储器编译器）以及接口IP组合（包含高带宽接口HBI IP核）。

新思科技与弗劳恩霍夫集成电路研究所（Fraunhofer Institute for Integrated Circuits ，简称Fraunhofer IIS）合作，发布符合新一代蓝牙低功耗音频(Bluetooth LE Audio)标准的低复杂度通信编解码器(LC3)的实现方案。经过优化的新款编解码器符合即将推出的蓝牙LC3音频编解码器规范，可在采用ARC EM和HS DSP处理器的电池供电设备中实现高质量的音频和语音播放。新款LC3编解码器拓展了DesignWare ARC音频编解码器和支持主流音频标准的后处理软件组合，并扩展了新思科技DesignWare蓝牙低功耗IP产品。

基于新思科技DesignWare® ARC® EM处理器IP核，加特兰新一代先进CMOS毫米波(MMW)雷达芯片Alps进入大规模量产。加特兰全新Alps芯片系列最多包含四个发射通道、四个接收通道和一个高度可配置的波形发生器，还集成了高达50 MSPS采样率的模数转换器。加特兰选择新思科技符合ASIL标准的ARC EM6处理器和ARC MetaWare安全开发工具套件，简化安全关键型汽车芯片的软硬件开发。

新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令，为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量，Die-to-Die PHY允许将大型芯片分割成较小的芯片，同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充，DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段，验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证，并满足AEC-Q100可靠性要求，并支持汽车质量管理。