新闻中心
亮点：
- 系统企业及其半导体供应商将采用虚拟原型技术校准下一代SoC的架构规格
- 要预测下一代SoC架构的性能和功率，就需要了解应用程序的处理特征和通信特征
- 任务图可描述这些特征，方便进行早期分析和有效探索候选SoC架构的性能和功率
- Synopsys Platform Architect中的新任务图生成器会自动根据目标软件应用，如操作系统、网页浏览图形捕捉和视频播放，创建任务图
- 任务图支持系统和半导体企业更加轻松地在供应链内传达要求
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布：推出能在供应链中轻松共享架构性能要求的虚拟原型关键技术。最近发布的Platform Architect™解决方案采用了任务图生成器（TGG）技术，可自动从软件应用程序中提取关键性能特征，从而支持架构探索，优化下一代多核系统级芯片（SoC）的性能和功率。TGG支持系统架构团队更轻松地与其半导体供应商共享精确的应用程序工作负载模型，在供应链内实现更高效的合作。 日本电装公司基础电子研发部门的项目经理Takashi Abe表示：“为了应对日益增长的软件内容，汽车电子系统中越来越多地使用多核架构。使用Platform Architect中的TGG功能，我们能够捕获现有软件的关键特征，得出高度准确的下一代多核架构的性能。在早期的规划阶段中使用这种方法，我们就能够确保系统规格满足这些应用程序苛刻的性能要求。”
使用Platform Architect，半导体供应商就能根据系统客户的软件应用程序要求定义下一代SoC的架构规格。系统设计人员可以映射TGG生成的软件工作负载模型，得到任务图，以便处理SoC中的资源。这允许他们在开发周期之初就探索、分析和优化下一代多核SoC架构的性能和功率。因为任务图是抽象的工作负载模型而不是真实的软件，所以系统设计团队能够更轻易地按照可执行规格与半导体供应商共享这些内容，改善供应链中的合作。
TGG是一种应用程序剖析技术，使用软件执行痕迹作为其输入。通过在现有系统上运行感兴趣的应用程序，设计人员可以使用系统支持的TGG格式记录其输入，包括：
- 在任何基于Linux、Android和QNX的系统上执行的操作系统级别的程序痕迹，包括现有硬件设备
- 在基于x86的系统上，使用Intel Pin指令工具执行的函数级别的程序痕迹，以及在基于ARM的系统上使用Synopsys Virtualizer Development Kit（VDK）虚拟原型或ARM® DS-5 Development Studio执行的函数级别的程序痕迹
TGG分析执行痕迹，提取感兴趣的应用程序的处理和通信要求，包括任务级并行和依赖关系、每个任务的处理周期以及内存读写访问，由此生成任务图工作负载模型，以便在Platform Architect中进行性能分析和建立新架构基准。
Synopsys Verification Group虚拟原型研发副总裁Eshel Haritan表示：“取得性能和能效的恰当平衡是避免设计不足和过度设计的关键。使用Platform Architect的任务图生成器，系统设计人员可以获得关键SoC应用程序的真实系统级基准视图，支持系统设计团队在交付最终硬件和软件前数月探索和优化新架构的性能和功率，从而降低风险，改善成果。”
可用性与资源
Synopsys现已推出采用TGG技术的Platform Architect。
要了解Platform Architect MCO，请访问： www.synopsys.com/platformarchitect
关于Synopsys
新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片（Silicon）到软件（Software™）等多个领域内的合作伙伴，这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司，Synopsys长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球领导者，其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是编写需要最高质量和安全性的应用软件开发人员，Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息，请访问www.synopsys.com。
