https://cn.news.synopsys.com/ https://cn.news.synopsys.com/2021-06-09-Die-to-Die-, 完整的DesignWare Die-to-Die控制器和PHY IP核解决方案可大幅提升性能，从而在高性能计算、AI和网络SoC中实现裸晶芯片间的高效连接 Thu, 10 Jun 2021 08:00:00 +0800 https://cn.news.synopsys.com/2021-06-09-Die-to-Die-, https://cn.news.synopsys.com/2021-04-20-5G 新思科技Custom Compiler与是德 RFPro解决方案同时部署在CoreHW上，可实现更高效率、更快设计闭合和分析。 Wed, 21 Apr 2021 08:00:00 +0800 https://cn.news.synopsys.com/2021-04-20-5G https://cn.news.synopsys.com/2020-10-09-N3 新思科技经验证的设计解决方案支持高性能计算、移动、5G和人工智能芯片，实现最领先功耗和性能表现 Sat, 10 Oct 2020 08:00:00 +0800 https://cn.news.synopsys.com/2020-10-09-N3 https://cn.news.synopsys.com/2020-06-08-Arm-IP 新思科技的设计与验证平台及DesignWare接口IP实现了功耗、性能和面积的优化并加快了上市时间 Tue, 09 Jun 2020 08:00:00 +0800 https://cn.news.synopsys.com/2020-06-08-Arm-IP https://cn.news.synopsys.com/2020-04-15-800G-IP 新款原生System Verilog以太网验证IP核完善了对新思科技112G高速SerDes PHY IP核的验证，更有力支撑高性能云计算方案 Thu, 16 Apr 2020 08:00:00 +0800 https://cn.news.synopsys.com/2020-04-15-800G-IP https://cn.news.synopsys.com/2020-04-13-Inomize-56G-PHY-IP 高可靠性的DesignWare 56G PHY，具有低功耗和性能优势 Mon, 13 Apr 2020 14:00:00 +0800 https://cn.news.synopsys.com/2020-04-13-Inomize-56G-PHY-IP https://cn.news.synopsys.com/2020-03-02-3-2-Gbps-HBM2E-PHY-IP 基于台积公司7纳米工艺的DesignWare HBM2E PHY IP核为高级图形、高性能计算和网络芯片提供高吞吐量 Tue, 03 Mar 2020 08:00:00 +0800 https://cn.news.synopsys.com/2020-03-02-3-2-Gbps-HBM2E-PHY-IP https://cn.news.synopsys.com/2020-02-12-Custom-Compiler-EUV-5LPE-IP 三星基于新思科技定制设计平台，发布5LPE AMS参考流程 Thu, 13 Feb 2020 08:00:00 +0800 https://cn.news.synopsys.com/2020-02-12-Custom-Compiler-EUV-5LPE-IP https://cn.news.synopsys.com/2019-12-08-2-5D-IC 新思科技和三星携手提供定制化解决方案，为5G、人工智能和高性能计算应用提供支持 Mon, 09 Dec 2019 08:00:00 +0800 https://cn.news.synopsys.com/2019-12-08-2-5D-IC https://cn.news.synopsys.com/2019-12-03-DINI-Group Wed, 04 Dec 2019 08:00:00 +0800 https://cn.news.synopsys.com/2019-12-03-DINI-Group