新闻中心

Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示，为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性，包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。

新思科技与台积公司(TSMC)达成合作，在其5奈米 FinFET 强化版（N5P）制程技术上开发一系列广泛的DesignWare®接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司5奈米（N5）制程开发的DesignWare IP核解决方案，设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系，为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。

新思科技推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核，该解决方案基于扩展的ARCv2DSP指令集，并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构，该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能，在不显著影响功耗或性能的情况下，帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器，并提供了一个全面的软件编程环境，包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。

新思科技推出其在台积公司N7工艺上开发的DesignWare® 112G Ethernet PHY IP，支持真正的长距传输，可用于高达800G的网络应用。DesignWare 112G PHY基于新思科技经过多个FinFET工艺流片验证的56G Ethernet PHY，提供在PAM-4信令模式下超过35dB的信道损耗，支持光缆、铜缆和背板互连。特的体系结构，使得每个通道数据速率可以独立配置，灵活地满足各种协议和应用的需求。支持基于ADC和DSP架构的功率调节技术，在低损耗信道中使功率降低20%。

新思科技的新款DesignWare ARC处理器IP核的新款功能安全(FS)衍生产品。安全增强型处理器组合包括新思科技DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器，涵盖了从超低功耗控制模块到基于人工智能的视觉处理等各种汽车用例。新思科技ARC“FS”内核集成了用于检测系统错误的硬件安全功能，如冗余处理器、纠错码(ECC)、奇偶校验保护、安全监视器和用户可编程窗口看门狗定时器。包括强化安全手册、FMEDA和DFMEA报告在内的完整的安全相关文件，可加快芯片级功能安全评估。此外，新思科技Designware ARC Metaware安全开发工具包（EM22fs、HS4xfs）和Metaware EV安全开发工具包（EV7xfs）还有助于简化符合ISO 26262标准的软件开发。

Synopsys全新的DesignWare® ARC® EV7x嵌入式视觉处理器系列，配备深度神经网络(DNN)加速器，适用于机器学习和人工智能(AI)边缘应用。ARC EV7x视觉处理器集成了多达四个增强视觉处理单元(VPU)和一个DNN加速器（最多拥有14080个MAC），典型条件下可在16纳米FinFET工艺技术中提供高达35 TOPS的性能，是ARC EV6x处理器的4倍。

完整的Designware CXL IP核解决方案建立在新思科技硅验证PCI Express 5.0 IP的基础上，降低了设备和主机应用的集成风险。512位CXL控制器支持高效x16链路，以获得最大带宽和极低延迟，硅验证的32 GT/s PHY允许在长距离应用中PVT变化范围内有超过36分贝的信道损耗，符合CXL标准的VC验证IP可验证所有链路配置（最多16通道和32 GT/s数据速率）的I/O、内存访问和一致性协议功能。新思科技CXL控制器、PHY和验证IP解决方案符合CXL 1.1规范，支持所有必需的CXL协议和设备类型。

新思科技与GLOBALFOUNDRIES合作，针对GF的12纳米领先性能(12LP) FinFET工艺技术，开发覆盖面广泛的DesignWare® IP组合，包括多协议25G、USB 3.0和2.0、PCI Express® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术，在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。

新思科技的IP质量管理体系(QMS)满足ISO 9001:2015认证所需的实施、文件和程序，确保其IP开发过程持续保持高质量，认证适用于新思科技全球所有DesignWare逻辑库、嵌入式存储器、接口、处理器和安全IP产品开发场所，新思科技的DesignWare IP质量管理体系执行IATF 16949标准的适用条款，以支持其他严格的汽车质量要求。

重点： 新思科技Fusion Design Platform为Arm处理器提供了优化的PPA，促进了更快的设计实现。新思科技解决方案支持使用了Arm最新处理器的智能手机、笔记本电脑、其他移动设备、5G、增强现实(AR)和机器学习(ML)产品的优化设计，该解决方案包括新思科技Fusion Design Platform™、Verification Continuum™平台和DesignWare®接口IP。此外，新思科技Cortex-A77和Cortex-A55 QuickStart设计实现套件(QIK)也已上市，适用于7nm工艺技术，采用了Arm Artisan®物理IP和POP™ IP，来加速上市时间，实现最佳功耗、性能和面积(PPA)。