新闻中心

以下新思科技新闻稿按照时间顺序排列,最新的排在最前。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 12月09日, 2019年
    新思科技和三星携手提供定制化解决方案,为5G、人工智能和高性能计算应用提供支持

    新思科技Fusion设计平台和定制设计平台为7LPP芯片和SUB20LPIN硅中介层(silicon interposer)提供支持 通过三星定制化设计流程可以即时为代工厂客户部署。

  • 12月05日, 2019年
    VCS仿真工作可在谷歌云上运行,有助于扩展验证资源,加快收敛速度。

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布与谷歌云(Google...

  • 12月04日, 2019年

    新思科技近日宣布已完成对DINI Group的收购。

  • 12月03日, 2019年
    DesignWare Die-to-Die PHY支持在大型、多芯片模块设计中实现超短距离连接

    新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令,为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量,Die-to-Die PHY允许将大型芯片分割成较小的芯片,同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充,DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

  • 11月27日, 2019年
    100多家公司已采用具有成本效益的高性能HAPS-80系统。

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)今日宣布平头哥玄铁910处理器采用新思科技HAPS-80原型验证系统。自推出HAPS®-80原型验证系统以来,该产品的发货量已超过3000台。全球100多家公司已部署了HAPS-80系统,包括前十大半导体公司中的九家,用于在广泛的消费者、有线和无线通信、工业、人工智能以及计算和存储应用中加快软件开发和系统验证。这些公司之所以选择HAPS-80系统是因为其具有高性能和成本效益。该系统提供公认的可扩展性,包括数据中心部署、各种输入/输出接口,以及业界长达20多年领先的FPGA综合技术工具集。

  • 11月25日, 2019年
    满足新一代高性能计算与移动芯片设计需求

    新思科技宣布其数字与定制设计平台的数十项创新功能已获得高性能计算(HPC)和移动芯片设计所必需的台积电最先进5nm工艺技术认证。除了高性能计算和移动芯片设计流程认证外,新思科技设计工具还获得台积电业界领先的N5P和N6工艺技术认证,为早期客户设计工作提供支持。

  • 11月21日, 2019年

    三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段,验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证,并满足AEC-Q100可靠性要求,并支持汽车质量管理。

  • 11月20日, 2019年
    新协议包含为基于AMD霄龙处理器的服务器,进行ZeBu和VCS软件的优化。

    新思科技与AMD达成一份多年期协议,基于该公司的ZeBu® Server 4仿真系统,加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分,新思科技将会为部署基于AMD霄龙处理器的服务器,优化其ZeBu和VCS®软件。AMD则将借此继续实施其开发战略,利用高性能ZeBu仿真系统提供首批客户支持。AMD和新思科技将会扩大双方成功的仿真合作,在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外,为系统级调试和模拟/混合信号仿真提供支持。

  • 11月18日, 2019年
    用于层次化验证的Signoff Abstract Model流程能提供更高性能和容量的同时,不会导致最佳结果质量和调试可见性下降。

    新思科技宣布其VC LP™解决方案被企业移动和信息技术方面的全球领导者三星(Samsung)采用,实现低功耗signoff和静态验证,以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学,使三星能够提升高达5倍的性能和缩减6倍的占用内存,并且与扁平化方式进行的低功耗signoff相比,具有相同的结果质量(QoR)和调试可见性。

  • 11月13日, 2019年
    Astera Labs提供业界首个商业推广的PCIe 5.0计时器芯片

    Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。

每页显示 5102550100