新闻中心

以下新思科技新闻稿按照时间顺序排列,最新的排在最前。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 10月10日, 2019年

    新思科技(Synopsys,...

  • 9月18日, 2019年
    Designware CXL IP核为人工智能、内存扩展和云计算应用提供低延迟和高带宽

    完整的Designware CXL IP核解决方案建立在新思科技硅验证PCI Express 5.0 IP的基础上,降低了设备和主机应用的集成风险
    512位CXL控制器支持高效x16链路,以获得最大带宽和极低延迟
    硅验证的32 GT/s PHY允许在长距离应用中PVT变化范围内有超过36分贝的信道损耗
    符合CXL标准的VC验证IP可验证所有链路配置(最多16通道和32 GT/s数据速率)的I/O、内存访问和一致性协议功能
    新思科技CXL控制器、PHY和验证IP解决方案符合CXL 1.1规范,支持所有必需的CXL协议和设备类型

  • 8月29日, 2019年
    该报告由数据安全中心Ponemon Institute进行独立调查超过一半的金融服务机构由于不安全的软件导致客户数据被盗

    新思科技近期发布了《金融服务业软件安全状况》报告。数据安全中心Ponemon Institute对金融服务行业当前的软件安全实践进行了独立调查。报告重点呈现了金融服务行业的安全现状及解决安全相关问题的能力。调查显示超过一半的受访机构曾由于不安全的金融服务软件和技术而导致客户敏感信息被盗或系统故障及停机。此外,许多机构难以管理其供应链的网络安全风险,且无法在软件发布前正确评估其安全漏洞。

  • 8月09日, 2019年
    扩展汽车虚拟解决方案,加速车辆系统和软件开发

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic,这项收购完成后将扩大新思科技的汽车解决方案产品组合,满足汽车一级供应商和OEM公司的需求,并增加一支经验丰富的工程师团队,加快技术开发和用户部署。

  • 8月08日, 2019年
    集成新思科技ZeBu虚拟测试系统解决方案与Ixia IxVerify,对复杂的网络芯片进行可扩展、灵活且准确的验证

    新思科技与是德科技Ixia共同宣布达成战略合作,利用先进仿真技术和虚拟测试系统,在复杂的网络芯片验证上实现范式转变。双方合作将电路内系统验证转变为可扩展、灵活且精确的虚拟系统验证。新思科技ZeBu虚拟测试系统解决方案支持ZeBu仿真系统和Ixia IxVerify虚拟网络测试工具之间的全功能集成。

  • 8月07日, 2019年
    新思科技的综合良率学习平台加速了三星及其无晶圆厂用户的新品量产

    新思科技在三星先进FinFET技术节点上部署新思科技Yield Explorer®良率学习平台,用于加速新产品的量产。使用Yield Explorer中的安全数据交换机制,三星能够与用户共享用于良率分析的数据,如芯片设计、晶圆厂和测试的数据,同时维护各方专有信息的机密性。

  • 8月06日, 2019年
    Realtek为其新一代通信网络设计部署IC Compiler II

    最新版IC Compiler II通过新一代分布式并行、智能场景管理、高效基础设施扩展和固有核心引擎算法,提供快2倍的吞吐量。
    创新型功耗降低技术,包括预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调度,使总功耗降低10%。
    新一代基于Arc的统一CCD优化、增强的寄存器流水线、拓扑互连规划和物理感知逻辑再综合可带来5%的面积和时序改进。

  • 7月29日, 2019年
    IC Validator为DRC和LVS Signoff提供卓越性能

    MPW(多项目晶元)领先供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案,辅助以高度可扩展的引擎,助力MOSIS 大大提高物理验证速度。MOSIS在FinFET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)signoff部署了IC Validator。

  • 7月10日, 2019年
    持续履行社会责任,应对全球气候变化

    新思科技全球业务获得2019 CarbonNeutral®认证,减少约100000吨二氧化碳排放量。为实现碳排放平衡,新思科技正采取行动减少排放,展示企业在领导和支持全球向低碳经济转型中的重要作用。

  • 7月02日, 2019年
    面向第三代产品的合作基于为AURIX TC2x和TC3x系列成功部署VDK的经验,让一级供应商与原始设备制造商能够提前开发软件

    新思科技Virtualizer开发工具包支持在 芯片上市之前18个月就进行软件开发,以及将测试从物理环境转移至虚拟环境
    新思科技与英飞凌的合作侧重于面向汽车用户建模、软件开发和交付VDK
    面向英飞凌AURIX TC4x微控制器的VDK预计将于2020年第一季度交付

  • 7月01日, 2019年
    新套件提供检查、报告和封装ASIC设计所需的基础框架

    领先的无晶圆ASIC和IP提供商智原科技(Faraday)采用了新思科技SpyGlass® Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件,在开始ASIC设计服务和生产之前确保ASIC设计能满足设计质量要求。该套件提供移交给设计服务团队之前检查、报告和设计封装所需的基础框架。SpyGlass Design Handoff套件还将整合执行智原科技IP和片上系统(SoC)设计资格要求所需的软件和方法。

  • 6月27日, 2019年
    高质量DesignWare接口和模拟IP经过优化,可在人工智能、云计算和移动芯片中实现高性能和低功耗

    新思科技与GLOBALFOUNDRIES合作,针对GF的12纳米领先性能(12LP) FinFET工艺技术,开发覆盖面广泛的DesignWare® IP组合,包括多协议25G、USB 3.0和2.0、PCI Express® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术,在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。

  • 6月26日, 2019年
    持续致力于开发高质量的DesignWare IP,降低芯片设计风险并加快上市时间

    新思科技的IP质量管理体系(QMS)满足ISO 9001:2015认证所需的实施、文件和程序,确保其IP开发过程持续保持高质量,认证适用于新思科技全球所有DesignWare逻辑库、嵌入式存储器、接口、处理器和安全IP产品开发场所,新思科技的DesignWare IP质量管理体系执行IATF 16949标准的适用条款,以支持其他严格的汽车质量要求。

  • 6月25日, 2019年
    VC Formal数据通路验证应用支持HECTOR技术广泛的市场采用

    重点: VC Formal数据通路验证应用基于形式化方法学,在C/C++算法和RTL设计实现之间的一致性检查方面比传统技术提高了100多倍。...

  • 6月24日, 2019年
    新思科技设计和验证平台以及DesignWare接口IP使PPA得到优化,并使智能手机、笔记本电脑和其他移动设备更快地进入市场。

    重点: 新思科技Fusion Design Platform为Arm处理器提供了优化的PPA,促进了更快的设计实现 采用了Arm Artisan物理IP和POP...

  • 6月18日, 2019年
    业界首个完全在Amazon Web Services云上完成的全芯片实现和验证

    业界首个完全在Amazon Web Services云上完成的全芯片实现和验证 加州山景城2019年6月18日 /美通社/ -- 新思科技(Synopsys,...

  • 6月13日, 2019年
    突破性技术利用行业金牌时序Signoff和机器学习技术加速统计良率分析,重新定义设计Signoff

    重点:获得专利的全芯片级参数化设计良率分析提供准确的统计良率,比蒙特卡罗静态时序分析的性能快1000多倍; 特有的设计稳健性分析和优化,可在投片前识别和修复良率热点; 创新、智能的路径仿真,具有真正的 HSPICE 精度,比传统蒙特卡罗仿真速度快100至1000倍

  • 6月12日, 2019年
    瞻博网络新一代网络设计的功耗降低了14%,面积减少了6%

    瞻博网络新一代网络设计的功耗降低了14%,面积减少了6% 加州山景城2019年6月12日 /美通社/ -- 重点 采用先进融合技术的IC Compiler...

  • 6月11日, 2019年
    采用融合技术的人工智能增强型云就绪平台可加快新一波工业创新

    三星使用64位Arm Cortex-A53和Cortex-A57处理器设计对新思科技Fusion Design Platform完成了5LPE工艺技术认证
    Fusion Design Platform重新定义了传统的设计工具边界,提供更好的全流程设计实现质量以及缩短设计收敛、得到结果的时间,现在用于三星代工厂(Samsung Foundry)的先进5LPE工艺

  • 6月06日, 2019年
    工具间新的原生集成实现高五倍的验证性能

    Verdi的智能加载技术(通过VCS Unified Compile实现)带来快五倍的设计加载和追踪速度; VC验证IP通过VCS统一约束求解器技术实现高两倍的仿真性能;VC Formal测试平台分析器应用和Certitude的原生集成实现快10倍的测试平台质量评估和断言; 全新VC加速验证IP,加上VCS和ZeBu的原生集成,可将仿真性能提高10至100倍.

  • 6月03日, 2019年
    新推出的ZeBu Power Analyzer可对十亿周期软件工作负载进行基于硬件加速仿真的功耗分析,这是传统方法无法做到的

    ZeBu Power Analyzer扩展了ZeBu Server 4硬件加速仿真系统,扩充了支持RTL和门级流程的新型多线程功耗分析引擎;在ZeBu Server 4上对十亿周期活动进行剖析,以迅速识别关键功耗时间窗口;在数小时内针对数百万周期窗口得出准确的平均功耗和周期功耗分析结果,而基于软件仿真的方法则需要数月时间

  • 5月30日, 2019年
    通过实现从物理测试过渡到虚拟系统测试来缩短汽车开发周期

    合作支持OEM和一级供应商实现虚拟环境的快速部署
    使用新思科技VDK使EB能够在硅上市前12个月搬移其AUTOSAR操作系统
    开发基于NXP S32汽车处理平台的概念虚拟ECU,可以演示更快的交互式开发和回归测试
    解决方案已经在领先的汽车公司中部署

  • 5月27日, 2019年
    具有安全增强封装的ASIL D Ready视觉处理器为汽车芯片提供高水平的功能安全

    新思科技具有安全增强封装(SEP)的DesignWare®ARC® EV6x视觉处理器被嵌入式视觉联盟(Embedded Vision Alliance)评为“年度最佳处理器”

  • 5月22日, 2019年
    新思科技ARC EV6x视觉处理器IP和KudanSLAM软件相结合,为人工智能,汽车和物联网应用提供高效精确的机器视觉技术

    新思科技ARC EV6x视觉处理器IP和KudanSLAM软件相结合,为人工智能,汽车和物联网应用提供高效精确的机器视觉技术。
    KudanSLAM软件算法针对新思科技DesignWare ARC EV6x嵌入式视觉处理器IP进行优化,为人工智能、汽车和物联网应用提供高效精确的计算机视觉技术;DesignWare EV6x嵌入式视觉处理器包含多达四个512位矢量DSP和一个完全可编程的卷积神经网络(CNN)引擎,可为各种高性能嵌入式视觉应用提供最大吞吐量;KudanSLAM的软件算法以高速、低功耗和高精度的方式执行同步定位与建图。

  • 5月14日, 2019年
    加快Arm新一代客户端和基础设施核心的设计实现,增强的QuickStart设计实现套件支持Fusion Compiler加快实现并提高Arm片上系统的PPA

    使用新思科技Fusion Design Platform,Arm最新Cortex-A76和Neoverse N1处理器的早期采用者成功实现片上系统流片。新思科技QuickStart设计实现套件增强,使用Fusion Compiler为包括新一代Arm处理器在内的关键核心提供最佳PPA。

  • 5月14日, 2019年
    通过对超过1,200个商业应用程序和库进行研究,发现大多数仍然包含开源安全漏洞和许可证冲突

    美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2019年开源安全和风险分析》(OSSRA)报告。该报告由新思科技网络安全研究中心(CyRC)制作,审查了由黑鸭审计服务团队执行的超过1,200个商业应用程序和库的审计结果。报告重点介绍了开源应用的趋势和模式,以及不安全的开源组件和许可证冲突的普遍性。

  • 5月09日, 2019年
    VESA DSC IP与DesignWare HDMI 2.1、DisplayPort和MIPI DSI IP可互操作,最小化集成风险,加快上市时间

    DesignWare VESA DSC IP符合VESA DSC 1.1和1.2a标准,提供高达10K分辨率所需的120Hz刷新率。
    可配置IP可扩展到16个并行切片,为沉浸式观看体验提供高性能数据传输。
    新的VESA DSC编码器和解码器IP解决方案降低视频和图像接口的数据速率,降低了功率,从而延长电池寿命。

  • 5月08日, 2019年
    符合标准的硅验证Bluetooth 5.0 IP解决方案用热门40nm IoT工艺实现低功耗和小尺寸

    复旦微电子选用新思科技DesignWare蓝牙控制器和PHY IP解决方案,提供用于IoT应用的超低功耗微控制器。
    DesignWare Bluetooth IP的运行电压不到一伏特,电池寿命更长,提供综合匹配网络,以减少材料清单。
    新思科技还发布了最新的低功耗无线IP,支持Bluetooth 5.1、Thread和Zigbee网络上的并行连接。

  • 5月07日, 2019年
    双方通力打造的设计解决方案实现真正的3D器件集成

    对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案。解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析,以及物理验证,帮助早期合作伙伴加速高度集成的新一代产品投放市场。

  • 5月07日, 2019年
    本地SystemVerilog VIP采用内置覆盖、验证规划、内存感知调试和性能分析

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)为DDR5/4非易失性双列直插式内存模块(NVDIMM-P),推出业内首个验证IP (VIP)。NVDIMM-P是新一代存储级内存,面向从数据、存储和内存数据库到实时处理的企业应用,在性能、安全性和耐用性上面提出了富有挑战性的要求,而且拥有内存的持久化、可靠性和正常运行时间。

  • 5月06日, 2019年
    新思科技在市场执行力和前瞻性方面获得最高评分

    美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布其连续三年在Gartner魔力象限应用安全测试中被评为领导者1。报告中,Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面都获得了最高评分,分别排在最高及最靠右的位置。

  • 5月06日, 2019年
    新思科技用于台积公司7奈米FinFET制程技术的DesignWare IP获得超过250个设计的选用 (Design Wins,)经验证的介面、类比和基础 IP,协助客户在各式应用中实现矽晶设计成功。

    重点摘要:应用于台积公司7奈米FinFET制程技术、通过矽晶验证(silicon-proven)的 DesignWare PHY IP 包括 USB、DDR、LPDDR、HBM、PCI Express、MIPI、DisplayPort 和乙太网路。
    在7奈米制程中成功完成 DesignWare 逻辑库(Logic Libraries)与嵌入式记忆体(Embedded Memories)的客户投片(customer tapeouts),展现了高品质,也降低了整合风险。
    用于台积公司7奈米制程技术的 DesignWare IP 组合能让半导体领导厂商在行动、云端运算和汽车应用上达成矽晶设计成功。

  • 4月25日, 2019年
    新思科技黑鸭在SDLC集成、策略管理和培训标准类别中荣获最高分 并且在市场份额类别中获得最高排名

    美国新思科技公司(Synopsys, Nasdaq: SNPS)近日宣布其在权威独立调研公司Forrester...

  • 4月22日, 2019年
    基于ST“恒星”(Stellar)多核MCU的新一代Virtualizer开发工具包已在领先的汽车电子一级供应商进行部署,以支持软件开发周期提前完成

    传统的系统软件开发和验证严重依赖于硬件IC的物理存在。通过将物理环境转移至虚拟环境,VDK支持在硬件IC推出之前进行软件开发,将软件开发和验证的时间点大幅提前,加快系统和软件测试速度。通过多年与意法半导体的合作,ST“恒星”MCU系列产品基于VDK的首个虚拟原型平台正式推出。

  • 4月16日, 2019年

    德赛西威联手新思科技,通过使用新思科技提供的虚拟原型开发技术(Virtual Prototyping ),全面提升智能汽车的设计、研发和测试的效率。该技术为汽车行业带来了全新的方法学,重新定义智能汽车的研发流程,大幅提升研发效率。德赛西威将把该技术应用于包括智能座舱和ADAS在内的所有复杂电子系统的虚拟开发和测试。

  • 4月12日, 2019年
    该独立研究委托给Ponemon研究所执行,报告显示汽车制造商和供应商力争将网络完全最佳实践融入到产品开发周期

    美国新思科技公司 (Synopsys, Nasdaq: SNPS) 与国际自动机工程师学会(SAE International)于近日联合发布了《保护现代车辆的安全:汽车工业网络安全实践研究》报告。

  • 4月09日, 2019年
    早期采用者实现运行速度加倍、结果质量改善10%并与IC Compiler II紧密相关

    新思科技Design Compiler NXT采用创新且高效的优化引擎,提高运行速度并改善功耗和时序方面的设计实现质量。支持先进工艺节点,包括通用库以及与IC Compiler II保持RC提取的一致性,可在5nm等工艺范围内实现紧密的相关一致性。早期采用者享受到即插即用的部署便利以及生产力和设计实现质量大幅改善等优势

  • 4月08日, 2019年
    新的embARC机器学习推理软件库针对使用卷积神经网络和递归神经网络的低功耗物联网应用进行了优化

    新的embARC机器学习推理(MLI)软件库针对使用卷积神经网络(CNN)和递归神经网络(RNN)的低功耗物联网应用进行了优化。

  • 4月03日, 2019年
    凭借早期RTL测试集成、汽车功能安全和高带宽测试,重新界定人们对测试的预期

    全面RTL DFT流程,加上新思科技Fusion Design Platform™,确保最快上市时间与最佳设计功耗、性能与面积。
    先进的汽车功能安全支持包括软错误分析和X-tolerant逻辑BIST,以符合ISO 26262标准要求。
    通过功能用途高速接口进行的测试带来了前所未有的测试带宽与便携性。

  • 4月03日, 2019年
    将新思科技ARC EM处理器与博码物联经过硅验证的射频收发器相整合,加快开发LTE Cat NB2 SoC

    高效NB-IoT调制解调器解决方案,整合了超低功耗新思科技DesignWare ARC EM9D 处理器IP,以及NB-IoT标准基带和协议堆栈,提供可迅速适应软件标准不断演化的调制解调器。博码物联的LTE Cat NB1/NB2 Rel.14射频收发器已通过40nm工艺硅验证,支持所有NB-IoT标准的高低频段。

  • 4月02日, 2019年
    保护嵌入式系统免受不断演变的威胁侵扰,支持为高性能应用程序创建安全隔离的环境。

    针对ARC HS3x和HS4x处理器的全新增强安全套件支持在高性能嵌入式应用程序中创建安全的环境。
    提供数据完整性保护,检测故障注入攻击,帮助防止黑客绕过安全启动检查。
    多个特权等级和基于MPU的访问控制隔离应用程序,使SoC不易受到攻击。
    集成看门狗定时器可检测因篡改而导致的故障并使系统恢复正常。

  • 3月27日, 2019年
    降低7nm设计的功耗、提高性能并缩短上市时间

    加快部署7nm Fusion Design Platform,在具有挑战性的设计方面,不仅设计实现质量提升了20%,设计收敛速度也提高了两倍多。Fusion Design Platform重新定义了传统的设计工具界限,将最佳逻辑综合和布局布线、行业金牌signoff与新一代可测性设计技术进行整合,提供最可预测的7nm全流程收敛方案,最大程度上减少了迭代次数

  • 3月26日, 2019年
    突破性Explorer DRC、Live DRC和融合技术大幅提高生产力,带来无与伦比的优势

    行业领先的扩展能力,可扩展至2000多个核心,数小时内实现全芯片物理signoff。
    Explorer DRC创新技术在SoC集成期间将DRC速度加快5倍。
    IC Validator NXT物理signoff技术已被多个客户部署到云端,确保按进度完成流片。
    搭载IC Compiler II的融合技术与结合Custom Compiler的Live DRC助物理signoff加速完成。

  • 3月23日, 2019年
    Fusion Compiler继续获得市场领先半导体公司的认可

    Fusion Compiler部署在瑞萨电子包括高端SoC和任务关键型微控制器IC设计的高端汽车组合中。
    独特的全流程共用数据模型,加上统一的优化架构,提供同类最佳的时序和功耗设计实现质量(QoR)和最佳设计面积。
    无人可比的容量和吞吐量可实现具有数百万例化单元的设计,带来最高的设计效率和最快的上市时间

  • 3月22日, 2019年
    针对USB内置覆盖率、验证计划、协议层调试和源码测试套件的原生态SystemVerilog VIP

    新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布推出业界首个子系统验证解决方案验证IP(VIP)和UVM源代码测试套件,以支持最新的USB4规范。USB4包括使用现有USB Type-C™连接器的双通道操作,该连接器可以通过新的认证电缆传输高达40Gbps数据。USB4还支持Thunderbolt™ 3,并扩展了USB功能以包括新的显示功能。

  • 3月20日, 2019年
    新思科技DesignWare基础、模拟和接口IP组合可加快ADAS、动力传动、5G和雷达汽车SoC的ISO 26262认证

    面向GLOBALFOUNDRIES 22FDX®工艺汽车1级和2级温度操作的新思科技DesignWare IP包括逻辑库、嵌入式存储器、数据转换器、LPDDR4、PCI Express 3.1、USB 2.0/3.1和MIPI D-PHY IP。
    新思科技IP解决方案针对22FDX工艺执行更多汽车级设计规则,满足可靠性和15年汽车操作要求。
    新思科技支持AEC-Q100温度级和ISO 26262 ASIL Readiness的IP可加快SoC可靠性和功能安全评估。

  • 3月14日, 2019年
    新平台支持从开发到部署阶段全面的应用程序安全性

    美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布发布其全新的Polaris软件完整性平台。Polaris软件完整性平台将新思科技软件质量与安全的产品和服务的强大功能整合到一个集成解决方案中,帮助安全和开发团队更快地构建安全、优质的软件。

  • 3月07日, 2019年
    Fusion Design Platform成功促进三星代工厂完成业界首个全环栅晶体管片上系统的设计定案。紧密合作推动了持续创新,加快了下一代工艺技术的发展。

    广泛合作让新思科技与三星代工厂(Samsung Foundry)成功使用经硅验证的全环栅场效应晶体管,推出下一代晶体管技术。使用新思科技Fusion Design Platform(包括Design Compiler、IC Compiler II、PrimeTime和StarRC)得到的目标功耗、性能与面积通过了全流程的验证。IC Compiler II实现了高效的工艺实现路径查找,这是展示下一代技术可行性的关键。

  • 3月06日, 2019年
    加速IoT、传感器融合和语音识别应用的软件开发。集成式软硬件平台使开发人员能够针对基于ARC EM处理器的SoC快速开发和调试软件。

    DesignWare ARC EM软件开发平台提供包含软硬件配置信息的可下载平台套件,加速所有基于ARC EM设计的软件开发和调试。
    包含常用外设和接口,如USB、SD卡、蓝牙(BT4.0)、WiFi (802.11abgn)、9D运动传感器数字麦克风输入和模拟到数字转换器(ADC)。
    可通过Pmod、Arduino和mikroBUS连接器扩展,使开发人员能够轻松地添加新功能,如显示器、温度传感器和通信接口。
    新思科技embARC开放软件平台提供预先验证的开源软件,包括驱动器、FreeRTOS操作系统、中间件和示例。

  • 3月04日, 2019年
    硅验证 IP组合可满足人工智能处理、内存、连接和安全要求,同时加速汽车功能安全评估

    新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布,飞步科技选择了经过硅验证的新思科技DesignWare®接口、安全、ARC® EM Safety Island处理器以及嵌入式存储器测试与修复IP组合,用于其先进汽车应用上的高性能人工智能(AI)芯片(SoC)。

  • 1月14日, 2019年
    经硅验证的DesignWare IP for PCI Express 4.0实现16 GT/s数据传输速率,满足人工智能推理输出要求

    Habana Labs 已使用DesignWare®控制器和 PHY IP Solutions for PCI Express® 4.0 实现了其 Goya™ 推理处理器片上系统(SoC)一次投片成功。经硅验证的IP运行数据速率为16 GT/s,支持 PCI Express 4.0 规格的所有关键特性,并兼容 PCI Express 3.0,让 Habana Labs 满足了其人工智能(AI)芯片所需的实时数据连接性。

  • 12月19日, 2018年
    各种制造挑战以及对超低功耗的需求,促使 Liberty 和互连技术标准进一步丰富

    Liberty为超低功耗应用扩展了最佳质量设计,扩展寄生参数提取建模,用于先进的过程和设备技术。与技术创新者合作,推动2nm及以下流程的建模标准。技术顾问委员会包括Arm,NVIDIA,Qualcomm,TSMC等。

  • 12月10日, 2018年
    双方合作旨在减少亚3nm工艺中的寄生变异。

    通过功能强大的QuickCap NX 3D场解算器接口,实现有重点的实验,缩短周转时间
    对寄生变化的延迟敏感度进行创新建模,精确到用户指定的目标范围内
    持续合作,推动2nm工艺的发展

  • 11月06日, 2018年
    Design Compiler NXT将运行时间缩短2倍,QoR提高5%,并支持5nm及更先进的工艺节点

    重点: Design Compiler...

  • 11月06日, 2018年
    全新 RTL-to-GDSII 产品通过Fusion of Synthesis 和布局布线重新定义 IC 设计

    重点: Fusion Compiler 是业界唯一的 RTL-to-GDSII 产品,采用统一、可扩展的数据模型,搭载同类最佳优化引擎,以及基于业界 golden signoff 工具的分析能力。

  • 10月30日, 2018年
    DesignWare STAR 存储器系统利用新算法减少基于嵌入式 MRAM 的设计缺陷以实现制造产量最大化

    美国加利福尼亚山景城,2018 年 10 月 30 日-- 亮点: DesignWare STAR 存储器系统的嵌入式 MRAM...

  • 10月29日, 2018年
    SpyGlass DFT ADV指导设计变更以提升ISO 26262指标

    美国加利福尼亚山景城,2018 年 10 月 29 日-- 亮点: SpyGlass DFT ADV 根据软错误产生的影响,计算I SO 26262 单点故障指标(SPFM) RTL...

  • 10月26日, 2018年
    报告剖析了 120 家企业在过去 10 年的软件安全计划突出了云转型的影响和软件安全社区的发展。

    美国加利福尼亚州山景城,2018 年 10 月 26 日 -- 新思科技公司 (Synopsys, Nasdaq: SNPS)...

  • 10月24日, 2018年
    全新 DesignWare 存储器接口 IP 适用于人工智能、汽车和移动设备芯片。

    重点: 业界首款 LPDDR5 控制器、PHY、验证 IP 解决方案,支持高达 6400 Mbps 的数据速率,面积减少40% 以上。 完整的 DDR5 IP 解决方案支持高达 4800 Mbps...

  • 10月23日, 2018年
    新平台将模拟电路仿真速度提高 3 倍,并通过新型 Fusion 技术加速 AMS 设计。

    重点: FineSim SPICE 2018.09 将模拟电路运行速度提高 3 倍,增加 RF 分析功能。 Custom Compiler 的 Extraction Fusion 与 StarRC 提供早期寄生参数,实现精确前仿真。

  • 10月15日, 2018年
    支持最新AI 芯片架构,实现云计算和边缘计算应用最佳性能和功耗要求

    重点: 智能映射与优化AI芯片架构的CNN,从而满足高性能和低功耗的平衡。 Platform Architect...

  • 10月03日, 2018年
    新思科技荣获接口IP、联合开发5nm设计基础架构、联合开发VDE云解决方案以及联合交付WoW设计解决方案共四项合作伙伴奖

    重点: 新思科技连续8年荣获TSMC接口IP和工具支持“年度合作伙伴奖”。...

  • 10月03日, 2018年
    TSMC与新思科技合作为TSMC WoW和CoWoS封装技术提供设计流程

    重点: 新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。...

  • 10月01日, 2018年
    此项认证为先进客户设计提供了经过验证的、可随时投产的流程

    重点: IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。 StarRC、PrimeTime和PrimeTime...

  • 10月01日, 2018年
    十余家ADAS设计和自动驾驶芯片公司已在FinFET工艺中采用DesignWare IP

    重点: 基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。 IP解决方案支持TSMC...

  • 9月19日, 2018年

    2018年9月19日,中国 北京 ——新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)今日宣布,新思科技战略项目副总裁Chekib...

  • 9月18日, 2018年

    重点 LG选择具有HDCP 2.3内容保护功能的DesignWare HDMI 2.1控制器IP,在其新款多媒体芯片中实现安全、高质量的数字视频和音频链路 符合标准的HDMI 2.1...

  • 9月17日, 2018年

    2018年9月17日,中国 北京 ——新思科技(Synopsys,...

  • 9月11日, 2018年
    用于iSIM的DesignWare tRoot HSM IP以及Truphone Io3托管服务为蜂窝物联网设备提供安全的移动连接

    MOUNTAIN VIEW, Calif. and LONDON, Sept. 11, 2018 -- 重点 具有信任根的DesignWare tRoot HSM IP为设计人员提供可信赖的执行环境,能够保护敏感信息和数据处理...

  • 9月10日, 2018年
    针对 EV6x 的 HPC Design Kit 可在相同面积内为需要高级 AI 处理的 SoC 降低高达 39% 的功耗。

    美国加利福尼亚山景城,2018 年 9 月 10 日-- 摘要: 最新的 HPC Design Kit 包括了为 DesignWare EV6x 嵌入式视觉处理器 IP...

  • 9月06日, 2018年
    VC Formal回归模式加速器实现更快的形式收敛

    2018年9月6日,中国 北京 —— 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出一种基于人工智能 (AI)...

  • 9月05日, 2018年
    具有硬件信任根的全面安全IP解决方案在SoC断电、上电和运行时提供高级别保护

    加利福尼亚州山景城,2018年9月5日 --...

  • 8月24日, 2018年

    2018年8月24日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS...

  • 8月17日, 2018年

    2018年8月17日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS...

  • 8月15日, 2018年

    要点: 采用新思科技Sentaurus、Process Explorer、StarRC、SiliconSmart、PrimeTime和IC Compiler II,DTCO方法学降低了先进半导体工艺开发的成本,并加快了上市速度。

  • 8月13日, 2018年

    2018年8月13日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS...

  • 8月10日, 2018年
    DesignWare 56G Ethernet PHY满足下一代叶脊网络架构传输和性能要求

    DesignWare 56G Ethernet PHY满足下一代叶脊网络架构传输和性能要求 重点: 最新DesignWare 56G Ethernet PHY支持PAM-4和NRZ信号标准,适用于100G、 200G和400G...

  • 8月02日, 2018年

    2018年8月2日,中国...

  • 6月26日, 2018年
    DesignWare ARC EM6处理器、EV视觉处理器、以太网QoS控制器以及嵌入式存储器测试和修复IP加速雷达芯片组通过ISO 26262认证

    重点: ASIL D Ready DesignWare ARC EM6 处理器和EV62嵌入式视觉处理器支持锁步操作,可实现最高汽车安全等级。 ASIL D Ready ARC MetaWare...

  • 6月22日, 2018年

    三星和新思科技推出7LPP定制设计参考流程 重点: 新思科技Custom Design...

  • 6月21日, 2018年

    Fusion技术将600万个复杂多电压芯片的运行时间缩减40% 重点: Fusion技术帮助Vatics实现最高设计性能的同时消除其28nm多媒体SoC设计的ECO迭代。 ECO...

  • 6月18日, 2018年
    提供比原系统快2倍的硬件仿真速度

    重点: 业界最快的硬件仿真系统,将性能提升2倍。 业界最大容量,可扩展至超过190亿个逻辑门的设计。...

  • 6月13日, 2018年

    新思科技Design Platform使用64位Arm Cortex-A53处理器认证 重点: 采用Fusion 技术的新思科技Design...

  • 6月05日, 2018年
    最新版本的PrimeTime采用AI增强型功耗收复功能,将上市时间加快5倍,并提供行业最佳的结果质量

    重点: 新思科技将先进的机器学习技术融入其设计平台和革新性的Fusion Technology中,以应对前沿设计中的高度复杂性。...

  • 5月31日, 2018年
    新思科技的设计和验证平台以及DesignWare接口IP,优化了PPA并加快产品上市

    重点: 采用Fusion技术的新思科技设计平台使设计实现更为快速,使Arm核的PPA得到优化。 QuickStart Implementation Kit...

  • 5月30日, 2018年
    双方合作将FineSim Pro FastSPICE NAND Flash电路仿真速度提升两倍

    重点: 使用新思科技FineSim Pro FastSPICE工具为3D NAND Flash提供2倍的仿真加速 蒙特卡罗优化为离散(variability)分析提供2倍的额外吞吐量 优化的FineSim...

  • 5月22日, 2018年
    经硅验证的参考设计流程为高性能、低功耗应用带来高质量结果和时间优势

    Synopsys(NASDAQ: SNPS)近日宣布其Synopsys Design Platform已通过全球领先半导体技术企业三星电子的工艺认证,支持三星代工部门的8nm...

  • 5月17日, 2018年
    采用安全增强套件的DesignWare EV6x处理器可大幅加快人工智能汽车SoC通过ISO 26262 SoC级功能安全认证的速度

    加州山景城,2018年5月17日电,美通社 重点: ASIL B,C和D Ready DesignWare...

  • 5月17日, 2018年

    2018年5月16日,中国 北京 Synopsys(NASDAQ:...

  • 5月15日, 2018年
    为双方的共同客户在14LPP工艺节点提供高性能的物理验证Signoff

    Synopsys(NASDAQ: SNPS)近日宣布其Synopsys IC Validator工具已获得GLOBALFOUNDRIES(GF)认证,将用于GF...

  • 5月05日, 2018年

    2018年5月4日,中国 北京...

  • 5月01日, 2018年
    TSMC 22nmULP/ULL平台的DesignWare逻辑库、嵌入式memory与OTP NVM IP,改进数字家庭、IoT与移动装置的功耗表现

    Synopsys(NASDAQ:SNPS)近日宣布与TSMC合作,共同为TSMC 22nm超低功耗(ULP)与22nm超低漏电(ULL) 平台开发DesignWare® 基础IP。该基础IP包含用于TSMC...

  • 5月01日, 2018年
    双方的密切协作使得设计人员在最先进设计上获得工艺带来的功率、性能和面积优势

    Synopsys(NASDAQ: SNPS)近日宣布, Synopsys 设计平台获得TSMC最新版且最先进的5nm工艺技术认证,可用于客户先期设计。通过与TSMC的早期密切协作,IC...

  • 5月01日, 2018年
    Synopsys设计平台提供高性能,高密度设计

    Synopsys公司(NASDAQ:SNPS)近日宣布:Synopsys 设计平台获得TSMC最新工艺认证,符合TSMC最新版设计规则手册(DRM)规定的7-nm FinFET...

  • 4月26日, 2018年
    相关设计和验证解决方案将在全球Arm-Synopsys研讨会上分享

    Arm和Synopsys公司(纳斯达克股票市场代码:SNPS)已达成一致将继续深入合作,并签署了一份多年订阅协议。该订阅协议让Synopsys得以访问更为广泛的Arm...

  • 4月18日, 2018年
    加州山景城,2018年4月17日电,美通社

    Synopsys(NASDAQ: SNPS)近日正式推出其面向中端SoC原型验证市场的HAPS®-80桌面系统(HAPS-80D)。Synopsys...

  • 3月29日, 2018年
    这次收购同时获得了极富经验的研发工程师组成的团队,以加快高速 SerDes IP 开发。

    加利福尼亚山景城,2018年3月21日 – 新思科技 (Nasdaq: SNPS) 日前宣布,公司收购了Silicon and Beyond Private Limited –...

  • 3月21日, 2018年
    此举进一步巩固 Synopsys 汽车半导体组件和系统设计 EDA 顶级供应商的地位

    加州山景城,2018年3月20日,美通社 重点: 采用 Synopsys 设计平台并搭配 Fusion 技术的完整流程,经领先汽车功能安全认证公司 exida 的独立认证,符合...

  • 3月21日, 2018年
    Synopsys设计平台助力超高能效R-Car SoC硬件加速器

    Synopsys, Inc.(纳斯达克代码:SNPS)今天宣布已成功与瑞萨电子合作为瑞萨电子最新的R-Car V3H片上系统(SoC)的开发作出了贡献。...

  • 3月16日, 2018年
    双方协作将为在针对低功耗、高性能应用的Samsung工艺中开发SoC的设计人员提供最低风险的流片成功路径

    加利福尼亚山景城,2018年3月15日 – 要点: DesignWare Foundation IP(包括逻辑库和嵌入式存储器)将为Samsung 8LPP工艺技术提供卓越的性能、功耗和面积优势

每页显示 5102550100