新闻中心

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 7月11日, 2022年

    新思科技数字和定制设计流程获得台积公司的N3E和N4P工艺认证,并已推出面向该工艺的广泛IP核组合 加利福尼亚山景城2022年7月11日 /美通社/ -- 新思科技

  • 7月08日, 2022年

    新思科技设计、验证和IP解决方案助力全新Arm Cortex CPU和新一代Arm GPU实现业内领先的性能和能效比 加州山景城2022年7月8日 /美通社/ --...

  • 6月24日, 2022年

    新思科技联合Ansys、是德科技共同开发的高质量、紧密集成的RFIC设计产品,旨在通过全新射频设计流程优化N6无线系统的功率和性能...

  • 6月02日, 2022年

    该解决方案可自主发现未发掘、可执行的设计分析结果,助力加速IC设计流程 加利福尼亚州山景城2022年6月2日 /美通社/ -- 新思科技(Synopsys,...

  • 5月24日, 2022年

    提供全面高效的电源管理建模,适用于汽车和工业应用领域 加州山景城2022年5月24日 /美通社/ -- 新思科技(纳斯达克股票代码:SNPS)和Analog Devices,...

  • 4月27日, 2022年

    新款DesignWare ARC NPX6 NPU IP核能够为汽车、消费类和数据中心芯片设计提供高达3500 TOPS的性能 摘要 DesignWare ARC NPX6 NPU IP核可提供业界领先的性能和30...

  • 4月22日, 2022年

    突破性的Gigachip Hierarchical技术将设计周转效率提升三倍 加利福尼亚山景城2022年4月22日 /美通社/ -- 新思科技近日宣布其工程变更命令(Engineering Change...

  • 4月21日, 2022年

    三方通过长期合作提供高度集成的技术,确保与芯片实测结果的高度一致性,避免时序故障 加利福尼亚州山景城2022年4月21日 /美通社/ -- 摘要:...

  • 4月19日, 2022年

    共同投资的新公司将为业界提供首个“片上激光”开放式硅光子平台,用于电信、数据通信、激光雷达、医疗保健、HPC、AI及光学计算领域。...

  • 3月23日, 2022年
    CODE V和LightTools的全新功能使行业领先的成像设计工具和照明设计工具无缝对接,加速多域光学模拟

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布新增CODE...

  • 3月11日, 2022年

    摘要:用于设计光子芯片的统一光电解决方案将加速下一代光通信技术的发展 加州山景城2022年3月11日 /美通社/ --...

  • 3月02日, 2022年

    双方的共同客户可采用新思科技面向英特尔工艺技术的领先EDA和IP解决方案,实现降低设计风险并加速产品上市的目标...

  • 1月21日, 2022年
    新思科技光学设计解决方案与达索系统3DEXPERIENCE平台集成,推动创建更智能、更安全、更独特的光学系统

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)与达索系统(Dassault...

  • 1月12日, 2022年
    三星采用新思科技的自主芯片设计解决方案,在其先进工艺技术上取得了里程碑式的卓越结果。实现了自主芯片设计新时代的跨越发展

    要点: DSO.ai是新思科技基于人工智能的突破性技术,协助三星在其先进移动芯片设计自主实现了更高频率和更低功耗...

  • 12月21日, 2021年

    该技术可加快为手机、消费型、人工智能和汽车等应用提供精确的签核级模型库 摘要:...

  • 12月08日, 2021年
    双方共同客户可获得“从初步规划到签核” 3DIC完整解决方案,应对数千亿晶体管的复杂性

    要点: 统一的3DIC平台可系统级地驱动PPA优化...

  • 12月03日, 2021年

    助力客户性能提升20%,功耗降低15%,面积缩小5% 摘要: 流片范围覆盖5G 移动、高性能计算、人工智能、超大规模数据中心等细分市场中40 纳米至 3...

  • 12月02日, 2021年

    数字和定制设计平台配合高质量IP,可降低HPC、AI、5G和其他先进SoC在新工艺节点下的风险 ,加速客户采用 加利福尼亚州山景城2021年12月2日 /美通社/...

  • 11月19日, 2021年
    新思科技的DesignWare接口和基础IP为基于台积公司N4P制程的高性能计算和移动SoC设计提供优化的功耗和性能

    要点: DesignWare接口IP核为基于台积公司 N4P制程技术的计算密集芯片设计提供高带宽低延迟的广泛协议解决方案...

  • 11月12日, 2021年
    创新的机器学习驱动型技术斩获“年度产品”荣誉,是该公司连续第四年荣膺此类别奖项

    新思科技(Synopsys,...

  • 11月11日, 2021年

    首款通过ISO 26262 ASIL D认证具有矢量扩展功能的RISC-V处理器,采用高速且大容量的新思科技 Z01X故障仿真解决方案 加利福尼亚州山景城2021年11月11日...

  • 11月09日, 2021年
    双方共同推出的工艺设计套件和经认证参考流程可加速高性能汽车、边缘人工智能和5G SoC的开发

    全球半导体制造领先企业GlobalFoundries®(GF)联合新思科技(Synopsys,纳斯达克股票代码:SNPS)于近日宣布,GF已在其22FDX™工艺中认证了两项关键的新...

  • 11月08日, 2021年
    双方合作涵盖新思科技的Interface IP、基于TSMC 3DFabric™的设计解决方案以及针对台积公司N4制程技术的PPA优化

    新思科技(Synopsys, Inc.)(纳斯达克股票代码:SNPS)今天宣布,该公司已连续第11年被评选为“台积公司OIP开放创新平台年度合作伙伴”(TSMC Open...

  • 11月05日, 2021年

    本次收购强化了新思科技SiliconMAX芯片生命周期管理平台,扩充了芯片在应用端和系统端的动态优化功能 加利福尼亚州山景城2021年11月5日 /美通社/ --...

  • 11月03日, 2021年
    基于该解决方案,双方共同客户可将汽车、AI、高性能计算和5G芯片设计上市时间缩短5倍并实现黄金质量签核库

    新思科技(Synopsys, Inc.,...

  • 11月02日, 2021年
    该平台优化了面向下一代HPC、移动、5G和AI设计的PPA

    要点: 新思科技平台提供强化功能,以支持台积公司N3和N4制程的新要求...

  • 11月01日, 2021年
    新思科技的3DIC Compiler可实现无缝访问台积公司TSMC-3DFabricTM技术

    要点: 双方拓展战略合作,提供全面的3D系统集成功能,支持在单一封装中集成数千亿个晶体管 新思科技3DIC...

  • 10月25日, 2021年
    VC功能安全管理器可与故障活动、需求管理以及综合解决方案集成,实现分析自动化和完全可追溯性

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布,三星晶圆厂与新思科技就 VC 功能安全管理器(VC Functional Safety Manager,简称“VC...

  • 10月22日, 2021年
    HBM3 IP解决方案可为高性能计算、AI和图形SoC提供高达921GB/s的内存带宽

    要点: DesignWare HBM3控制器、PHY和验证IP能够降低集成风险,极大提高了2.5D多裸晶芯片系统的内存性能...

  • 10月19日, 2021年

    此次收购扩展了新思科技行业领先的制造流程控制解决方案,提供高效晶圆制造所需的实时自适应智能能力 加利福尼亚州山景城2021年10月19日...

  • 10月13日, 2021年

    新思科技全新的ARC VPX DSPs可将物联网、人工智能、汽车和声音/语言处理设计的功耗和面积降低三分之二 重点: 新思科技的ARC 128位VPX2和256位VPX3 DSP...

  • 10月12日, 2021年

    新思科技的设计、验证和硅IP解决方案可降低设计风险并缩短产品上市时间 加利福尼亚山景城2021年10月12日 /美通社/ -- 新思科技(Synopsys,...

  • 9月14日, 2021年

    经晶圆厂认证的全生命周期可靠性签核有助于预防汽车、医疗和5G芯片设计中的过度设计和昂贵的后期ECO(工程变更指令) 要点: -...

  • 7月15日, 2021年
    新思科技Fusion Design Platform提供卓越的机器学习驱动技术,提升手机、5G和汽车电子SoC设计鲁棒性

    重点: 新思科技与三星电子的系统LSI业务部门合作部署关键技术创新,以解决工艺变化对设计的影响问题...

  • 7月07日, 2021年
    技术更先进的Fusion Design Platform为AI、HPC和5G等高增长市场提供了更高水平的性能功耗比。

    要点: 环绕式栅极 (GAA) 晶体管架构为满足功耗和性能敏感型设计的苛刻需求提供了全新的机会和更高的自由度...

  • 6月29日, 2021年
    新思科技高质量接口和基础IP核获得20多家领先半导体公司的采用,涵盖汽车、移动和高性能计算市场

    新思科技(Synopsys, Inc.,...

  • 6月28日, 2021年
    实时片内监测可在整个芯片生命周期中为领先的市场应用优化器件利用率

    重点: DesignWare PVT监控和传感子系统IP核支持面向AI、数据中心、高性能计算、消费者和5G市场的尖端技术...

  • 6月25日, 2021年
    此次收购后,新思科技将进一步扩展其行业领先的制造流程控制解决方案,提供高效晶圆制造所需的实时自适应智能能力

    新思科技(Synopsys,...

  • 6月25日, 2021年
    双方合作为下一代HPC、移动、5G和AI设计提供经过功耗和性能优化的解决方案

    要点: 新思科技的设计解决方案获得台积公司最新3纳米工艺技术DRM和SPICE模型认证 基于新思科技的Fusion Design Platform和Custom Design Platform...

  • 6月10日, 2021年
    完整的DesignWare Die-to-Die控制器和PHY IP核解决方案可大幅提升性能,从而在高性能计算、AI和网络SoC中实现裸晶芯片间的高效连接

    完整的DesignWare Die-to-Die控制器和PHY IP核解决方案可大幅提升性能,从而在高性能计算、AI和网络SoC中实现裸晶芯片间的高效连接。

  • 6月08日, 2021年
    DesignWare基础和接口IP为企业SSD SoC提供一次性成功流片的低风险路径

    新思科技近日宣布,深圳大普微电子科技有限公司(DapuStor)使用新思科技经过硅验证的DesignWare®基础和接口IP产品组合,成功实现了其Nida5 企业级固态硬盘(SSD)和DPU600(SoC)的批量生产。新思科技的DesignWare IP协助DapuStor达成数据中心系统所需的性能、功耗和面积,并在新思技术专家的快速响应支持下加快了设计进度。

  • 6月08日, 2021年
    新思科技在市场执行力和前瞻性方面连续三年获得最高评分

    新思科技在市场执行力和前瞻性方面连续三年获得最高评分

  • 6月08日, 2021年
    创新的Intelligent Orchestration提供自动安全测试工作流程, 优化DevOps管道的速度和效率

    新思科技推出了Intelligent Orchestration解决方案——专门的应用安全自动化管道,优化速度和效率,可确保在正确的时间执行适当的安全测试。

  • 6月04日, 2021年
    70亿门容量的ZeBu云赋能复杂网络片上系统(SoC, System on Chip)验证的全芯片调试

    新思科技近日宣布Xsight Labs已采用新思科技ZeBu®Server 4仿真解决方案成功验证其X1智能网络交换机处理器。

  • 6月02日, 2021年
    新思科技下一代解决方案可提供10 MHz性能,以实现功耗感知仿真和系统级调试

    重点: 业内首个10 MHz硬件仿真解决方案—ZeBu EP1 业内首个SoC功耗感知硬件仿真系统—ZeBu Empower...

  • 6月02日, 2021年
    全面运算为中心的解决方案集成了新思科技的设计、验证和IP产品组合,助力高端消费设备实现更优性能功耗比

    全面运算为中心的解决方案集成了新思科技的设计、验证和IP产品组合,助力高端消费设备实现更优性能功耗比 加利福尼亚州山景城2021年6月2日...

  • 5月31日, 2021年
    通过架构定向优化,加速Arm Neoverse V1和N2平台开发并提供优于同类的性能功耗比

    新思科技Fusion Compiler RTL-to-GDSII解决方案基于单一数据模型的独特基础架构,与单壳超融合优化架构相结合,可为基于Arm架构的先进CPU内核释放更大PPA潜力
    Fusion Compiler内部紧密集成的综合技术可提供全流程设计探索,帮助开发者快速收敛到理想SoC架构中
    卓越的设计能力和吞吐量,以及先进的分级方法,可加快大核开发时间并缩短上市时间

  • 5月17日, 2021年
    提供黄金签核准确度与10倍云优化性能,可加快周转时间并降低硬件成本

    要点: 集成PrimeSim仿真技术、PrimeTime 签核 STA验证、用于多种PVT的SmartScaling,可生成高质量库,以实现更快的设计收敛 PrimeLib...

  • 5月14日, 2021年

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布完成对10G至800G数据速率的以太网数字控制器IP核公司MorethanIP的收购。

  • 5月13日, 2021年
    南亚科技选择采用新思科技Custom Design Platform,以加速面向移动、汽车、消费和工业市场的下一代存储器设计

    南亚科技选择采用新思科技Custom Design Platform,以加速面向移动、汽车、消费和工业市场的下一代存储器设计。

  • 5月07日, 2021年
    Arm与新思科技扩展在EDA平台、IP和参考流程方面的战略协议,旨在为Arm下一代Neoverse V1和N2平台降低风险并优化PPA

    Arm与新思科技扩展在EDA平台、IP和参考流程方面的战略协议,旨在为Arm下一代Neoverse V1和N2平台降低风险并优化PPA。

  • 5月06日, 2021年
    通过下一代架构和GPU/CPU异构计算加速,仿真速度提升10倍

    新思科技近日在其世界用户大会(SNUG)上宣布推出PrimeSim™Continuum解决方案。该方案是电路仿真技术的统一工作流程,可加速超收敛设计的创建和签核。 PrimeSim Continuum是新思科技定制设计平台的基础,以下一代SPICE和FastSPICE架构为基础,是业界唯一经过验证的GPU加速技术,为设计团队提供10倍的运行时间提升和黄金签核精度。PrimeSim Continuum可提供由领先仿真引擎组成的一体化解决方案,其中包括PrimeSim™ SPICE、PrimeSim™ Pro、PrimeSim™ HSPICE® 和PrimeSim™ XA。PrimeWave™设计环境可实现围绕所有PrimeSim引擎的无缝模拟体验,提供全面的分析、更高的效率,并且易于使用。

  • 4月29日, 2021年
    通过对超过1,500个商业代码库进行分析,发现开源安全、许可证合规性和维护问题依然很普遍

    新思科技 (Synopsys, Nasdaq: SNPS)近日发布了《2021年开源安全和风险分析》报告(OSSRA)。该报告由新思科技网络安全研究中心(CyRC)制作,研究了由Black Duck®审计服务团队执行的对超过1,500个商业代码库的审计结果。报告重点介绍了在商业应用程序中开源应用的趋势,并且提供了见解,以帮助企业和开源开发者更好地了解他们所处的互联软件生态系统。这份报告也详细地介绍了非托管开源所带来的安全隐患,包括安全漏洞、过期或废弃的组件以及许可证合规性问题。

  • 4月28日, 2021年
    符合ISO 26262标准的tRoot硬件安全模块和ARC安全处理器增加了功能安全特性,以保护SoC免受数据篡改和物理攻击

    新思科技推出DesignWare tRoot™硬件安全模块(HSM)和ARC® SEM130FS功能及信息安全处理器IP解决方案,两者均集成功能安全特性,可加速汽车片上系统 (SoC) 的ISO 26262认证。

  • 4月22日, 2021年
    AI驱动设计系统DSO.ai可自动识别汽车芯片设计中的理想PPA解决方案

    新思科技与瑞萨电子(Renesas)合作,将DSO.ai设计系统引入先进汽车芯片设计; 创新的强化学习技术可大幅扩展对芯片设计工作流程中的选项探索 ; DSO.ai已被证明可自动收敛到性能、功耗、面积(PPA)目标,从而可提高设计团队的整体效率。

  • 4月21日, 2021年
    新思科技Custom Compiler与是德 RFPro解决方案同时部署在CoreHW上,可实现更高效率、更快设计闭合和分析。

    新思科技与是德科技开展合作,无缝整合是德科技的RFPro解决方案与新思科技的Custom Compiler™解决方案,助力共同客户进行5G片上系统(SoC)设计。通过整合,基于新思科技定制设计平台的完整定制设计流程新增了电磁 (EM) 分析功能,并已获得半导体设计公司CoreHW的采用,以加速先进射频芯片的设计、提取、仿真和交付。

  • 4月20日, 2021年
    借助此项收购,新思科技将能提供完整的以太网IP解决方案,包括应用于200G/400G和800G高性能计算SoC的MAC、PCS和112G PHY。

    借助此项收购,新思科技将能提供完整的以太网IP解决方案,包括应用于200G/400G和800G高性能计算SoC的MAC、PCS和112G PHY。

  • 4月07日, 2021年
    HAPS-100在性能和企业级可扩展性方面具有独特创新优势,在执行复杂片上系统(SoC)的软硬件验证时,原型性能可提高2倍,调试性能可提高4倍

    要点: 为软件开发和系统验证提供更高性能,其中复杂的SoC可达到20-50 MHz,接口IP最高达500 MHz...

  • 4月06日, 2021年
    双方的合作旨在为图形处理、增强虚拟现实、汽车和高性能计算等应用实现更快的物理签核

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布,其IC...

  • 3月26日, 2021年

    DesignWare处理器IP核的集成助力京瓷公司实现超级分辨率图像处理SoC一次流片成功 加州山景城2021年3月26日 /美通社/ -- 要点:...

  • 3月24日, 2021年
    获奖论文着重介绍了如何通过新思科技Fusion Compiler RTL-to-GDSII实现系统解决方案,赋能5nm制程工艺技术并优化结果质量(QoR)

    新思科技(Synopsys, Inc.,...

  • 3月23日, 2021年

    该平台可及早发现错误并优化代码,提升与Design Compiler、VCS和ZeBu的兼容性 加利福尼亚州山景城, 2021年3月23日 /美通社/ -- 要点:...

  • 3月22日, 2021年
    面向PCI Express 6.0的DesignWare IP提供64GT/s的数据速率,延迟性低,适用于高性能计算、AI和存储SoC

    要点: DesignWare控制器、PHY和验证IP支持PCI Express 6.0规范中的最新功能,支持早期SoC开发...

  • 3月16日, 2021年

    双方的合作旨在推动为中国市场带来基于国内芯片制造工艺的全套DesignWare IP产品组合 中国上海, 2021年3月16日...

  • 3月16日, 2021年

    中国上海, 2021年3月16日...

  • 3月03日, 2021年

    ZeBu Empower可采用AI、5G、数据中心和移动SoC应用的真实软件工作负载,在数小时内完成功耗验证周期 加利福尼亚州山景城2021年3月3日 /美通社/ --...

  • 2月22日, 2021年
    DesignWare IP具有无与伦比的长距离连接性能,支持大于40dB的插入损耗,并提供低于5 pJ/Bit的功耗效率

    新思科技 (Synopsys, Inc., 纳斯达克股票代码: SNPS)近日宣布, DesignWare®112G EthernetPHY IP已获得在5nm...

  • 2月05日, 2021年

    DesignWare IDE安全IP模块可防范高性能云计算SoC中的数据篡改和物理攻击 加利福尼亚州山景城2021年2月5日 /美通社/ -- 要点:...

  • 1月28日, 2021年
    新思科技Fusion解决方案协助Sondrel加速SoC设计和封装

    新思科技近日宣布欧洲领先的IC设计服务咨询公司Sondrel已采用新思科技Fusion Design™和Verification Continuum®平台,以加速设计和验证其用于智能汽车、人工智能、机器学习、物联网、消费类AR/VR游戏和安全应用的大型复杂片上系统(SoC)设计。Sondrel计划采用新思科技设计和验证平台中解决方案,为其客户带来低功耗的芯片设计。

  • 1月20日, 2021年
    许多数字化转型的失败是由于软件工程实践欠佳,包括计算性能不足、网络安全较差 以及不可扩展的体系结构

    新思科技发布《美国不良软件质量成本:2020年报告》。该报告由新思科技共同发起,由信息与软件质量联盟(CISQ)编制。CISQ制定国际标准以实现软件质量测量自动化,并促进安全、可靠和可信赖的软件开发和可持续性。报告显示2020年,美国不良软件质量成本(CPSQ)约为2.08万亿美元。导致不良软件质量的原因包括软件故障、开发项目失败、遗留系统问题、技术债务和软件可利用的弱点和漏洞造成的网络犯罪等。

  • 1月13日, 2021年
    双方合作的基础是将新思科技的 DesignWare IP组合成功应用于Socionext高性能人工智能引擎和加速器解决方案中

    新思科技和Socionext(索喜科技)今日宣布扩展双方合作,基于新思科技的DesignWare® IP组合,Socionext还将使用新思科技的HBM2E IP,以在人工智能和高性能计算(HPC))应用中实现最大的内存吞吐量。新思科技的HBM2E IP运行速度为3.6Gbps,能够满足Socionext创新AI引擎和加速器片上系统(SoC)对于容量、功耗和计算性能的严苛要求。新思科技的IP提供了高效的异构集成和最短的2.5D中介层封装连接。

  • 1月13日, 2021年
    12家SAST产品供应商中,新思科技在“现有产品”类别中获得最高分

    新思科技宣布其在Forrester Wave™发布的《2021年第一季度静态应用安全测试》报告中被评为领导者。报告分析了12家在静态应用安全测试(SAST)市场最有影响力的供应商,并且根据三个高级类别中的28条标准对他们进行评估:现有产品、策略和市场占有率。在12家供应商中,新思科技Coverity静态分析解决方案在“现有产品”类别中获得最高分,并且在“策略”类别中名列前三。

  • 1月12日, 2021年
    VCS可显著提升aiWare神经网络硬件加速器IP的设计验证质量和设计团队生产力

    新思科技宣布AImotive已采用新思科技VCS®仿真和Verdi®调试(Verification Continuum®平台的一部分)来验证其运用于自动驾驶的创新性aiWare™神经网络(NN)加速硬件IP。AImotive正在构建一套全面的硬件和软件互补技术组合,协助汽车OEM公司和一级供应商快速开发和部署大批量生产解决方案。AImotive的产品包括模块化自动化驾驶软件栈aiDrive™,以及基于其物理精确型渲染引擎专有技术而打造的一款全面仿真和设计验证环境aiSim™。aiWare硬件IP是高度优化的神经网络加速硬件IP,主要针对以摄像头为中心的AI解决方案。

  • 1月11日, 2021年
    新思科技Fusion Design Platform基于三星先进工艺技术,实现全流程的结果质量和更快的设计收敛

    新思科技与三星开展合作,基于新思科技Fusion Design Platform™提供经认证的数字实现、时序和物理签核参考流程,以加速高性能计算(HPC)设计。通过该全新的经认证参考流程,开发者可以利用新思平台的自动化功能和集成优势来提高其工作效率,同时在三星的先进工艺节点上实现其设计目标。

  • 1月08日, 2021年
    新思科技定制设计平台和认证流程为三星晶圆厂客户提供最高生产效率和最快设计收敛

    新思科技近日宣布与三星晶圆厂合作开发、验证了30 多款全新的可互操作工艺设计套件 (iPDK) 。凭借丰富的 iPDK 库,新思科技定制设计平台可适于各种不同的先进和传统工艺技术。完整的 iPDK 可让用户解锁高级功能,从而加速和拓宽开发者对新工艺节点的使用,促进设计复用并实现进一步创新。

  • 1月07日, 2021年
    签核流程支持高性能计算、5G和AI先进设计,实现优异的功耗、性能和面积,减少结果生成时间

    要点: 双方合作包括多个签核域和跨库特征提取,以加速设计收敛...

  • 1月06日, 2021年

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布亚马逊公司旗下云计算服务平台(Amazon Web Services,...

  • 12月28日, 2020年
    与IBM研究院 AI硬件中心合作,解决采用创新设计方法开发全新AI芯片架构方面的挑战

    要点: 新思科技作为IBM AI硬件研究中心的首席EDA和IP合作伙伴,与IBM开展的独特合作已经实现硅验证和性能的极大改进...

  • 12月22日, 2020年
    虚拟开发套件(VDK)加速英飞凌软硬件开发,缩短由概念到验证所需周期

    要点: 联合开发的VDK支持英飞凌下一代AURIX TC4xx 32位微控制器,集成了并行处理单元可实现有竞争力的强大人工智能算法和高速控制环路...

  • 12月18日, 2020年

    CXL 2.0 VIP解决方案具备内置覆盖率分析、验证计划、内存感知调试和性能分析等的功能 加利福尼亚山景城2020年12月18日 /美通社/ -- 新思科技(Synopsys,...

  • 12月09日, 2020年
    访问全球1,500名IT专业人员,40%表示为解决开源漏洞而拖慢了交付计划

    新思科技(Synopsys, Inc.,Nasdaq:...

  • 11月25日, 2020年
    该流程利用新思科技创新的定制设计平台功能来简化3nm模拟和混合信号设计

    要点: 三星与新思科技的合作将协助先进应用开发者加速部署3nm全环栅(GAA)工艺技术...

  • 11月24日, 2020年
    全新弹性CPU调配、Explorer LVS和机器学习功能,可为汽车、高性能计算、人工智能、互联网和无线应用等领域提供更快速的物理成功签收解决方案

    要点: 业界首创的弹性CPU调配技术可将物理验证签核的成本降低40% 机器学习驱动的对问题源头的分析可加快设计收敛速度 创新的Explorer LVS...

  • 11月23日, 2020年
    与英特尔Xeon可扩展处理器之间的互操作性意味着可在高性能计算SoC中实现PCIe 5.0接口的低风险集成和广泛采用

    新思科技与英特尔开展合作,以实现新思科技用于PCI Express 5.0系统(PCIe 5.0)的DesignWare控制器和PHY IP与英特尔未来Xeon可扩展处理器之间的成功系统级互操作性。全系统互操作性是新思科技和英特尔持续合作中的一个重要里程碑,可让整个产业生态系统放心使用两家公司的成熟技术,以加速开发其在高性能计算和人工智能应用中基于PCIe 5.0的产品。新思科技用于PCIe 5.0 的DesignWare IP已获得各主要市场领域客户100多次的采用和验证,与业界其他解决方案相比,可提供最低的延迟和最高的吞吐量IP。

  • 11月20日, 2020年
    全面的车载流程使用了新思科技的功能安全处理器IP,支持自动驾驶与高级辅助驾驶系统(ADAS) SoC的高效开发

    新思科技(Synopsys, Inc.,纳斯达克股票代码: SNPS) 与Samsung Foundry(三星)于近日宣布共同发布经过验证的车载系统参考流程,旨在简化SoC硬件设计,用于符合ISO 26262标准的系统内测试、实施、验证、时序和物理签核。此参考流程面向汽车安全完整性等级 (ASIL) D级的车载系统和高级辅助驾驶系统 (ADAS) 应用。通过与三星密切合作,优化后的新思科技车载参考流程为SoC架构师、设计师以及验证工程师提供完整的差异化设计和IP核解决方案,包括复杂的功能安全 (FuSa) 分析、实施和验证能力。该参考流程采用了新思科技的全面的车载设计流程和与符合ASIL D级标准的功能安全处理器IP核。

  • 11月19日, 2020年
    创新AI硬件设计技术加快第二代7nm Colossus IPU上市

    新思科技宣布,其行业领先的IC Compiler™ II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元(IPU)硅晶设计的一次性成功。该IPU该芯片设计包含594亿个晶体管,并采用业界7nm先进工艺技术。Graphcore利用新思科技IC Compiler II针对AI硬件设计的超高容量架构和创新技术,加速了其大规模AI处理器的实现。新思科技的RTL-to-GDS流程与最先进的功耗优化能力,以及PrimeTime®延迟计算器等嵌入式黄金签核技术,为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间。

  • 11月18日, 2020年
    全面的设计和分析功能可通过三星多裸晶芯片集成,延续SoC摩尔定律

    新思科技(Synopsys,纳斯达克股票代码:SNPS)近日宣布,其3DIC...

  • 11月17日, 2020年
    SaberEXP为早期电源系统设计提供最快的收敛,并可无缝导出到高精度系统验证工具

    新思科技推出业界最全面的虚拟原型解决方案,以加速电力电子系统从概念到电子部件验证再到大型复杂系统的设计速度。SaberEXP作为该解决方案的一部分,可为电源设备(如电源转换器和电机驱动器)早期设计提供快速的仿真收敛和更高的生产力,并可向新思科技面向高精度大型系统设计行业领先的电力电子工具SaberRD提供无缝输出流程。

  • 11月10日, 2020年
    软件安全构建成熟度模型第十一个版本反映了企业如何调整其软件安全计划以支持现代软件开发范例

    新思科技发布其最新版本的软件安全构建成熟度模型(BSIMM)——BSIMM11。该模型旨在帮助企业规划、执行、评估和完善其软件安全计划(SSI)。BSIMM11反应了观察到的130家公司的软件安全活动,覆盖多个垂直行业,包括金融服务、金融科技、独立软件供应商(ISV)、云、医疗保健、物联网、保险及零售等。BSIMM11描述了8,457名软件安全专家的工作成果,这些成果对超过49万名开发人员有指导作用。

  • 11月06日, 2020年

    新思科技连续10年荣获台积公司介面IP和设计工具支持“开放创新平台合作伙伴奖”奖项。在介面IP领域的协同合作、3奈米设计基础架构的联合开发、3DIC设计生产率解决方案以及高度可扩展的云上时序签核受到肯定。

  • 11月02日, 2020年
    新思科技的ARC物联网通信IP子系统与Nestwave的地理定位IP相结合,无需使用专门的定位芯片组

    新思科技与Nestwave达成合作,将Nestwave的软核GPS导航IP与新思科技的DesignWare® ARC®物联网通信IP子系统相结合,形成一个完整的低功耗全球导航卫星系统(GNSS)解决方案,并集成到物联网调制解调器中。这项合作将为设计人员提供高效节能、高精度的GPS解决方案,适用于以电池供电的设备,且无需购买专用的GNSS芯片。

  • 10月30日, 2020年
    该数据分析驱动型平台可实现性能、可靠性、功能安全性和保密性方面的极大改进

    新思科技推出业界首个以数据分析驱动的硅生命周期管理(SLM)平台,能够实现对SoC从设计阶段到最终用户部署的全生命周期优化,此举旨在扩大公司在整个设计生命周期中的行业领导地位。SLM平台与新思科技市场领先的Fusion Design(融合设计)工具紧密结合,将在整个芯片生命周期提供关键性能、可靠性和安全性方面的深入分析。这将为SoC团队及其客户带来全新高度的视角,提升其在设备和系统生命周期的每个阶段实现优化操作的能力。

  • 10月28日, 2020年
    高带宽 IP 解决方案将 CXL 能力扩展至基于 Arm 的多处理器核心设计

    新思科技宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议,能够高效接入最新的、具有高度可扩展性的 Arm® Neoverse™ 相干网状网络,从而为一系列高性能计算、数据中心和网络片上系统 (SoC) 提供优化的多芯片 IP 堆栈。 DesignWare CXL IP 支持 AMBA CXS 协议,以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成。新思科技 CXL IP 以 32GT/s 的速度运行,数据宽度为 512 位,支持所有必需的 CXL 协议和设备类型,以满足具体应用要求。该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP。

  • 10月27日, 2020年
    此次合作将利用新思科技DesignWare IP、Verification Continuum和Fusion Design解决方案加速SiMa.ai MLSoC 平台的开发

    新思科技与SiMa.ai开展合作,将其机器学习推理技术大规模引入嵌入式边缘设备。通过此次协作,SiMa.ai采用新思科技的DesignWare® IP、Verification Continuum®平台和Fusion Design Platform™进行MLSoC™开发。MLSoC是针对自动驾驶、监控和机器人等特殊计算机视觉应用而专门设计的平台。

  • 10月21日, 2020年
    DesignWare IP为基于GF 12LP+解决方案的云计算和边缘AI SoC提供显著的性能和功耗优势

    新思科技与GLOBALFOUNDRIES®(GF®)开展合作,开发用于GF的12LP+ FinFET解决方案的广泛DesignWare® IP产品组合,包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程(OTP)非易失性存储器(NVM)IP。DesignWare IP核经过优化,可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。此次合作标志着两家公司之间长期成功合作的又一重要里程碑。

  • 10月15日, 2020年
    DesignWare ARC EM22FS功能安全处理器IP核满足ASIL D随机和系统合规性,将加快汽车SoC级认证

    新思科技宣布DesignWare® ARC® EM22FS功能安全处理器已获得认证,完全符合ISO 26262汽车安全完整性等级(ASIL) D级标准,满足随机硬件故障检测和系统功能安全开发流程要求。完全符合标准意味着客户能够基于此加速其对于汽车安全极为重要的SoC的开发和评估,以符合ISO 26262标准的随机性和系统性要求。

  • 10月13日, 2020年
    集成的DSP增强型ARC处理器支持在新一代耳机中部署高级声音处理功能

    DSP集团选用DesignWare ARC EM5D处理器,是看重其高效的控制和信号处理能力.DSP集团的DBMC2-TWS将强大的混合ANC处理和高级音频功能集成于单个紧凑的低功耗设备.用户可对可扩展的DSP增强型ARC EM处理器系列进行量身定制,以实现性能、功耗和面积的最佳平衡.

  • 10月11日, 2020年
    Elektrobit是首家为新思科技用于汽车ECU的ARC功能安全处理器提供软件的汽车软件公司

    新思科技为汽车行业提供嵌入式互联软件产品的全球供应商Elektrobit (EB)为其符合ASIL-D的DesignWare®ARC® EM及ARC HS功能安全(FS)处理器IP提供EB tresos Classic AUTOSAR软件。基于EB tresos AUTOSAR软件与ARC功能安全处理器配合使用提供的软硬件平台,汽车半导体公司、原始设备制造商和一级供应商能够根据AUTOSAR标准更轻松地开发软件应用。该组合解决方案加速了现代车辆中ADAS、信息娱乐、网关及Vehicle-to-Everything((V2X)系统所需的复杂汽车电子控制单元(ECU)的上市时间。

  • 10月10日, 2020年
    新思科技经验证的设计解决方案支持高性能计算、移动、5G和人工智能芯片,实现最领先功耗和性能表现

    半导体市场日益增长的需求推动最先进芯片制程的发展。新思科技与台积公司开展广泛合作,利用新思科技全流程数字和定制设计平台,有效发挥台积公司 3奈米制程技术(N3)的PPA(功耗、性能和面积)优势,同时加快产品上市时间。新思科技进一步强化关键产品,以支持台积公司 N3制程的进阶要求。其数字和定制设计平台已获得台积公司3奈米制程技术验证。此次验证基于台积公司的最新设计参考手册(DRM)和工艺设计工具包(PDK),是经过广泛合作与严格验证的结果。该验证旨在提供设计解决方案,在获得优化PPA性能的同时加快新一代设计的进程。

  • 10月09日, 2020年
    新思科技3DIC Compiler平台缩短芯片封装协同设计实现系统的设计周转时间

    台积公司认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程。3DIC Compiler可提高先进封装设计生产率。集成Ansys芯片封装协同分析解决方案,可实现可靠的签核和设计实时分析。

每页显示 5102550100