新闻中心

以下新思科技新闻稿按照时间顺序排列,最新的排在最前。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 6月03日, 2020年
    高品质DesignWare接口和基础IP提供领先的功耗、性能和面积

    摘要: DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP,能够支持最高速率...

  • 6月02日, 2020年

    摘要: TensorFlow Lite for Microcontrollers端口可连接到新思科技的DSP增强型DesignWare ARC EM和 HS处理器,支持在资源受限的边缘设备上部署各种机器学习应用...

  • 5月29日, 2020年
    松下部署新思科技解决方案,用于所有模拟、混合信号和射频设计

    摘要: 松下将在所有工艺技术和应用的模拟、混合信号和射频集成电路设计上使用新思科技定制设计平台...

  • 5月28日, 2020年

    通过对超过1,250个商业代码库进行分析, 发现开源安全、许可证合规性和操作风险依然很普遍 2020年5月27日 美国新思科技公司 (Synopsys, Nasdaq:...

  • 5月26日, 2020年
    为高端嵌入式应用带来高达三倍的性能提升

    摘要: 新的64位ARCv3 ISA支持52位物理和64位虚拟地址空间,可以高效地访问更大的存储器 ARC...

  • 5月12日, 2020年
    新思科技在市场执行力和前瞻性方面连续两年获得最高评分

    新思科技宣布其连续四年在Gartner魔力象限应用安全测试中被评为领导者1。报告中,Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面连续两年都获得了最高评分,分别排在最高及最靠右的位置。

  • 5月08日, 2020年

    新思科技与GLOBALFOUNDRIES双方携手优化22FDX平台signoff的准确性和性能,通过认证的signoff验证解决方案可以提供22FDX DRC运行集。利用IC Validator和22FDX平台的DRC、LVS以及填充等功能为设计流片提供全面的支持。

  • 4月27日, 2020年
    ZeBu的卓越性能助力张量流处理器架构实现一次性流片成功

    重点 ZeBu提供可扩展的硬件仿真容量,用于Groq数十亿门级张量流处理器的全芯片仿真...

  • 4月24日, 2020年
    独特的RTL调整环境可减少物理设计迭代

    RTL Architect是业界首个物理感知RTL分析、优化和signoff系统,该系统基于快速多维预测引擎上,用于实现卓越的RTL设计交付。

  • 4月23日, 2020年
    新思科技Fusion Design Platform的广泛运用加快市场塑造解决方案的实现

    新思科技为博通提供了优化的7纳米设计流程和方法,使其能基于Fusion Design Platform进行大批量生产设计。

  • 4月16日, 2020年
    新款原生System Verilog以太网验证IP核完善了对新思科技112G高速SerDes PHY IP核的验证,更有力支撑高性能云计算方案

    新思科技(Synopsys, Inc. , 纳斯达克股票代码:SNPS)近日推出业界首款以太网800G验证IP 核(VIP)以及通用验证方法(UVM)源代码测试套件。

  • 4月15日, 2020年
    SiFive采用新思科技解决方案的成功经验,为此次合作奠定了基础

    SiFive, Inc.采用Fusion Design Platform™以及Verification Continuum®平台,来加快其客户基于云端的新一代芯片设计。在成功利用新思科技的设计和验证解决方案开发IP核和芯片模板的基础上,SiFive将此类解决方案整合进其基于云端的方法中,为其选定的潜在客户设计定制的芯片,以实现其下一代芯片设计的最佳结果质量(QoR)和最佳结果达成时间(TTR)。

  • 4月14日, 2020年
    混合原型验证解决方案,助力智原科技的客户凭借软硬件并行开发,加快产品上市速度

    智原科技(Faraday Technology Corporation)已采用其原型验证解决方案,来扩展SoC(片上系统)设计服务,进而加快产品上市步伐。该解决方案包括用于SoC架构设计和优化的Platform Architect™以及用来进行软硬件协同设计的基于FPGA(现场可编程逻辑门阵列)的HAPS®原型验证系统。

  • 4月13日, 2020年
    高可靠性的DesignWare 56G PHY,具有低功耗和性能优势

    DesignWare 56G以太网PHY IP核可用于设计新一代完整集成高性能计算和软件定义无线电通信芯片并具有低功耗和高可靠性特点。DesignWare 56G以太网PHY支持PAM-4信号发送,提供全面的信号完整性模型和串扰分析,可加快芯片集成。可配置发射器和DSP接收机采用56G PHY中的数据转换器可降低功耗,并在长距离通道上提高性能。

  • 4月08日, 2020年
    DesignWare PHY和控制器以高达24 Gb/s的速度运行,用于高性能成像和汽车SoC

    摘要: DesignWare MIPI C-PHY/D-PHY IP与新思科技的MIPI CSI-2、DSI/DSI-2、D-PHY和验证IP可进行互操作,带来完整的相机和显示器IP解决方案 C-PHY/D-PHY以24...

  • 4月02日, 2020年
    经验证的DesignWarePCI Express 5.0 和DDR4 IP核为数据密集型工作负载提供了低延迟和高带宽

    重点: DesignWare PCI Express 5.0和DDR4 IP核功能出色,且具有卓越的耐用性及成熟度 经验证的PCI Express 5.0...

  • 3月30日, 2020年
    具有DSP功能的硅基硬件平台加速了移动基带、声音/语音、家庭音频和人工智能应用的软件开发

    ARC HS4x/4xD开发套件基于超标量ARC HS4x和DSP增强HS4xD处理器,加速SoC软件开发。包括常用的外围设备和接口,如以太网、GPU、HDMI、USB、SD卡、蓝牙、WiFi、音频I/O和A-D转换器,开发套件运行速度为1GHz,包含4GB的DDR内存,并允许开发者轻松扩展工具包以增加新功能。

  • 3月18日, 2020年
    性能提高3倍的同时误报降低10倍,并且提供数十亿门级的容量

    新思宣布面向市场推出VC SpyGlass™ RTL静态Signoff平台,该平台采用了公认的SpyGlass®技术,是新思科技Verification Continuum™平台的一部分。使用可信赖的行业标准SpyGlass引擎来获得signoff信任
    利用机器学习技术,将误报降低10倍;在内存占用减少一半的同时性能提高3倍,从而降低服务器成本;统一的Verdi调试并提供各抽象层次的可见性;Design Compiler和PrimeTime兼容性加快了signoff。

  • 3月17日, 2020年
    新思科技与AMD合作,为采用AMD EPYC处理器的服务器优化Fusion Compiler

    AMD部署新思科技Fusion Compiler RTL-to-GDSII产品,用于开发其新一代处理器产品。Fusion Compiler独特的单一数据模型架构和统一的全流程优化引擎,提供卓越的性能、功耗和面积指标。

  • 3月16日, 2020年

    新思推出业界首个用于芯片设计的自主人工智能应用程序——DSO.ai™(Design Space Optimization AI),DSO.ai大规模扩展了对芯片设计流程可优化选项的探索,并能够自主执行次要决策,从而大幅提高芯片设计团队的生产力。

  • 3月13日, 2020年
    百度AI芯片“昆仑”采用新思科技全流程解决方案,实现算法和芯片早期优化并缩短运算时间

    新思科技将与百度(纳斯达克股票代码:BIDU)持续深化合作,助力实现其“让计算更加智能”的愿景。百度人工智能芯片“昆仑”已采用新思科技全流程解决方案。百度AI芯片“昆仑”采用新思科技全流程解决方案,实现算法和芯片早期优化并缩短运算。此前发布的百度AI芯片“昆仑”基于先进深亚微米工艺技术,在100W+功耗下可提供260 TFLOPS的性能及512 GB/s的带宽。除了拥有深度学习算法之外,还可以适配自然语言处理、大规模语音识别、自动驾驶等终端场景计算要求。

  • 3月09日, 2020年
    集成的软硬件IP子系统为机器到机器、智慧城市和工业自动化应用,提供符合3GPP Release 14标准的高效通信

    DesignWare ARC IoT通信IP子系统集成了低功耗ARC EM11D处理器,以实现高效RISC和DSP性能,这点对于满足IoT应用的低带宽通信需求至关重要。

  • 3月03日, 2020年
    基于台积公司7纳米工艺的DesignWare HBM2E PHY IP核为高级图形、高性能计算和网络芯片提供高吞吐量

    新思科技宣布提供运行速度达3.2 Gbps且经验证的HBM2/2E IP核,满足先进图形、高性能计算和网络芯片的高吞吐量要求。基于台积公司7纳米工艺的DesignWare HBM2E IP核提供高达409 GBps的聚合内存带宽,具有低功耗和低延迟特点。采用2.5D封装的HBM2E PHY已通过台积公司CoWoS®技术验证,集成了测试芯片与IP核和HBM2E SDRAM。经验证的HBM2/2E IP核解决方案使开发者能够满足苛刻的、高性能应用要求。

  • 2月28日, 2020年
    作为更广泛合作的一部分,合作目标是实现ASIL-D级设计安全进行功能安全和制造测试

    新思科技TestMAX XLBIST解决方案通过克服阻碍传统自测试解决方案的硅问题,提供更高的故障覆盖率和更短的测试时间。新思科技汽车设计解决方案让开发者能够提供业界领先的全面的功能来实现功能安全机制,从而达到他们的目标ASIL。

  • 2月19日, 2020年

    新思宣布已完成对INVECAS部分IP资产的收购。此次收购不仅扩大了新思科技DesignWare®逻辑库、嵌入式存储器、通用I/O、模拟和接口IP产品组合,还带来了一支经验丰富的研发工程师团队,有助于加快新思科技在众多工艺技术上的物理IP核开发,满足消费、物联网和汽车等市场中客户不断变化的设计需求。

每页显示 5102550100