新闻中心

以下新思科技新闻稿按照时间顺序排列,最新的排在最前。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 12月09日, 2019年
    新思科技和三星携手提供定制化解决方案,为5G、人工智能和高性能计算应用提供支持

    新思科技Fusion设计平台和定制设计平台为7LPP芯片和SUB20LPIN硅中介层(silicon interposer)提供支持 通过三星定制化设计流程可以即时为代工厂客户部署。

  • 12月05日, 2019年
    VCS仿真工作可在谷歌云上运行,有助于扩展验证资源,加快收敛速度。

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布与谷歌云(Google...

  • 12月04日, 2019年

    新思科技近日宣布已完成对DINI Group的收购。

  • 12月03日, 2019年
    DesignWare Die-to-Die PHY支持在大型、多芯片模块设计中实现超短距离连接

    新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令,为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量,Die-to-Die PHY允许将大型芯片分割成较小的芯片,同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充,DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

  • 11月27日, 2019年
    100多家公司已采用具有成本效益的高性能HAPS-80系统。

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)今日宣布平头哥玄铁910处理器采用新思科技HAPS-80原型验证系统。自推出HAPS®-80原型验证系统以来,该产品的发货量已超过3000台。全球100多家公司已部署了HAPS-80系统,包括前十大半导体公司中的九家,用于在广泛的消费者、有线和无线通信、工业、人工智能以及计算和存储应用中加快软件开发和系统验证。这些公司之所以选择HAPS-80系统是因为其具有高性能和成本效益。该系统提供公认的可扩展性,包括数据中心部署、各种输入/输出接口,以及业界长达20多年领先的FPGA综合技术工具集。

  • 11月25日, 2019年
    满足新一代高性能计算与移动芯片设计需求

    新思科技宣布其数字与定制设计平台的数十项创新功能已获得高性能计算(HPC)和移动芯片设计所必需的台积电最先进5nm工艺技术认证。除了高性能计算和移动芯片设计流程认证外,新思科技设计工具还获得台积电业界领先的N5P和N6工艺技术认证,为早期客户设计工作提供支持。

  • 11月21日, 2019年

    三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段,验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证,并满足AEC-Q100可靠性要求,并支持汽车质量管理。

  • 11月20日, 2019年
    新协议包含为基于AMD霄龙处理器的服务器,进行ZeBu和VCS软件的优化。

    新思科技与AMD达成一份多年期协议,基于该公司的ZeBu® Server 4仿真系统,加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分,新思科技将会为部署基于AMD霄龙处理器的服务器,优化其ZeBu和VCS®软件。AMD则将借此继续实施其开发战略,利用高性能ZeBu仿真系统提供首批客户支持。AMD和新思科技将会扩大双方成功的仿真合作,在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外,为系统级调试和模拟/混合信号仿真提供支持。

  • 11月18日, 2019年
    用于层次化验证的Signoff Abstract Model流程能提供更高性能和容量的同时,不会导致最佳结果质量和调试可见性下降。

    新思科技宣布其VC LP™解决方案被企业移动和信息技术方面的全球领导者三星(Samsung)采用,实现低功耗signoff和静态验证,以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学,使三星能够提升高达5倍的性能和缩减6倍的占用内存,并且与扁平化方式进行的低功耗signoff相比,具有相同的结果质量(QoR)和调试可见性。

  • 11月13日, 2019年
    Astera Labs提供业界首个商业推广的PCIe 5.0计时器芯片

    Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。

  • 11月12日, 2019年
    接口和基础IP核支持在台积公司N5P工艺上开发下一波低功耗移动和高性能云计算芯片

    新思科技与台积公司(TSMC)达成合作,在其5奈米 FinFET 强化版(N5P)制程技术上开发一系列广泛的DesignWare®接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司5奈米(N5)制程开发的DesignWare IP核解决方案,设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系,为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。

  • 11月07日, 2019年
    DesignWare ARC VPX5和VPX5FS DSP处理器整合了超宽矢量架构,加快高度并行的汽车、传感器融合和通信应用。

    新思科技推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核,该解决方案基于扩展的ARCv2DSP指令集,并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构,该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能,在不显著影响功耗或性能的情况下,帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器,并提供了一个全面的软件编程环境,包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。

  • 10月31日, 2019年

    新思科技连续9年荣获台积公司接口IP核和工具支持“年度合作伙伴”奖项。

  • 10月29日, 2019年
    VC Functional Safety Manager 可将ISO 26262 安全认证中安全分析方法FMEA/FMEDA和故障分析整理工作量减少50%

    日益增长的汽车功能安全认证需求和日益复杂的车规级IP核和芯片对自动化提出了更高的需求。新思科技推出业界首款统一功能安全验证解决方案,助力旨在实现最高汽车安全等级(ASIL D)的车载IP核和半导体公司尽快通过ISO 26262认证。作为该解决方案的一部分,新思科技引入了VC Functional Safety Manager,利用FMEA/FMEDA实现功能安全分析和故障分析整理的自动化技术,使架构师、IP核设计人员和验证工程师能够加快功能安全验证速度,与传统易出错的手动功能安全验证点工具相比,生产率可提高50%。

  • 10月28日, 2019年

    人工智能和神经网络正成为研发更安全、更智能、更环保的汽车的关键因素。为了在未来的汽车微控制器中支持AI驱动的解决方案,英飞凌宣布与新思科技合作,在其下一代AURIX微控制器集成一个全新的高性能AI加速器-并行处理单元(PPU),而该PPU采用新思科技DesignWare® ARC® EV处理器IP。

  • 10月25日, 2019年
    基于台积公司7奈米(N7)制程技术的DesignWare 112G Ethernet PHY支持真正的长距传输,可用于800G网络应用。

    新思科技推出其在台积公司N7工艺上开发的DesignWare® 112G Ethernet PHY IP,支持真正的长距传输,可用于高达800G的网络应用。DesignWare 112G PHY基于新思科技经过多个FinFET工艺流片验证的56G Ethernet PHY,提供在PAM-4信令模式下超过35dB的信道损耗,支持光缆、铜缆和背板互连。特的体系结构,使得每个通道数据速率可以独立配置,灵活地满足各种协议和应用的需求。支持基于ADC和DSP架构的功率调节技术,在低损耗信道中使功率降低20%。

  • 10月24日, 2019年
    物理实现技术至signoff原生集成将单机设计收敛的速度提高10倍

    新思科技近日宣布推出业内首个signoff驱动的PrimeECO设计收敛解决方案,以零迭代实现signoff收敛。PrimeECO解决方案将管理无限的signoff场景观测效率与基于增量的集成物理实现和signoff功能的可扩展性独一无二地结合在一起,避免了实现和signoff之间的高成本迭代,从而让芯片设计人员提升10倍的生产效率。

  • 10月23日, 2019年
    软件安全构建成熟度模型第十个版本反映了122家公司的软件安全计划

    新思科技(Synopsys, Inc.,Nasdaq:...

  • 10月23日, 2019年
    符合ISO 26262 ASIL B和ASIL D标准的DesignWare ARC处理器产品组合的扩展,可加快ADAS、雷达/激光雷达和汽车传感器芯片的安全认证

    新思科技的新款DesignWare ARC处理器IP核的新款功能安全(FS)衍生产品。安全增强型处理器组合包括新思科技DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器,涵盖了从超低功耗控制模块到基于人工智能的视觉处理等各种汽车用例。新思科技ARC“FS”内核集成了用于检测系统错误的硬件安全功能,如冗余处理器、纠错码(ECC)、奇偶校验保护、安全监视器和用户可编程窗口看门狗定时器。包括强化安全手册、FMEDA和DFMEA报告在内的完整的安全相关文件,可加快芯片级功能安全评估。此外,新思科技Designware ARC Metaware安全开发工具包(EM22fs、HS4xfs)和Metaware EV安全开发工具包(EV7xfs)还有助于简化符合ISO 26262标准的软件开发。

  • 10月23日, 2019年
    配备深度神经网络加速器的DesignWare ARC EV7x视觉处理器为人工智能密集型边缘应用带来超过4倍的性能提升。

    Synopsys全新的DesignWare® ARC® EV7x嵌入式视觉处理器系列,配备深度神经网络(DNN)加速器,适用于机器学习和人工智能(AI)边缘应用。ARC EV7x视觉处理器集成了多达四个增强视觉处理单元(VPU)和一个DNN加速器(最多拥有14080个MAC),典型条件下可在16纳米FinFET工艺技术中提供高达35 TOPS的性能,是ARC EV6x处理器的4倍。

  • 10月17日, 2019年
    经认证的工具和参考流程支持早期采用者完成先进Arm内核的设计实现

    重点: 三星在采用EUV技术的5LPE工艺上通过了对新思科技Fusion Design Platform 的认证 该解决方案提供功耗、性能和面积优势,加快上市时间...

  • 10月10日, 2019年

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布已完成收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic GmbH。

  • 9月18日, 2019年
    Designware CXL IP核为人工智能、内存扩展和云计算应用提供低延迟和高带宽

    完整的Designware CXL IP核解决方案建立在新思科技硅验证PCI Express 5.0 IP的基础上,降低了设备和主机应用的集成风险。512位CXL控制器支持高效x16链路,以获得最大带宽和极低延迟,硅验证的32 GT/s PHY允许在长距离应用中PVT变化范围内有超过36分贝的信道损耗,符合CXL标准的VC验证IP可验证所有链路配置(最多16通道和32 GT/s数据速率)的I/O、内存访问和一致性协议功能。新思科技CXL控制器、PHY和验证IP解决方案符合CXL 1.1规范,支持所有必需的CXL协议和设备类型。

  • 8月29日, 2019年
    该报告由数据安全中心Ponemon Institute进行独立调查超过一半的金融服务机构由于不安全的软件导致客户数据被盗

    新思科技近期发布了《金融服务业软件安全状况》报告。数据安全中心Ponemon Institute对金融服务行业当前的软件安全实践进行了独立调查。报告重点呈现了金融服务行业的安全现状及解决安全相关问题的能力。调查显示超过一半的受访机构曾由于不安全的金融服务软件和技术而导致客户敏感信息被盗或系统故障及停机。此外,许多机构难以管理其供应链的网络安全风险,且无法在软件发布前正确评估其安全漏洞。

  • 8月09日, 2019年
    扩展汽车虚拟解决方案,加速车辆系统和软件开发

    新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic,这项收购完成后将扩大新思科技的汽车解决方案产品组合,满足汽车一级供应商和OEM公司的需求,并增加一支经验丰富的工程师团队,加快技术开发和用户部署。

  • 8月08日, 2019年
    集成新思科技ZeBu虚拟测试系统解决方案与Ixia IxVerify,对复杂的网络芯片进行可扩展、灵活且准确的验证

    新思科技与是德科技Ixia共同宣布达成战略合作,利用先进仿真技术和虚拟测试系统,在复杂的网络芯片验证上实现范式转变。双方合作将电路内系统验证转变为可扩展、灵活且精确的虚拟系统验证。新思科技ZeBu虚拟测试系统解决方案支持ZeBu仿真系统和Ixia IxVerify虚拟网络测试工具之间的全功能集成。

  • 8月07日, 2019年
    新思科技的综合良率学习平台加速了三星及其无晶圆厂用户的新品量产

    新思科技在三星先进FinFET技术节点上部署新思科技Yield Explorer®良率学习平台,用于加速新产品的量产。使用Yield Explorer中的安全数据交换机制,三星能够与用户共享用于良率分析的数据,如芯片设计、晶圆厂和测试的数据,同时维护各方专有信息的机密性。

  • 8月06日, 2019年
    Realtek为其新一代通信网络设计部署IC Compiler II

    最新版IC Compiler II通过新一代分布式并行、智能场景管理、高效基础设施扩展和固有核心引擎算法,提供快2倍的吞吐量。
    创新型功耗降低技术,包括预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调度,使总功耗降低10%。
    新一代基于Arc的统一CCD优化、增强的寄存器流水线、拓扑互连规划和物理感知逻辑再综合可带来5%的面积和时序改进。

  • 7月29日, 2019年
    IC Validator为DRC和LVS Signoff提供卓越性能

    MPW(多项目晶元)领先供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案,辅助以高度可扩展的引擎,助力MOSIS 大大提高物理验证速度。MOSIS在FinFET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)signoff部署了IC Validator。

  • 7月10日, 2019年
    持续履行社会责任,应对全球气候变化

    新思科技全球业务获得2019 CarbonNeutral®认证,减少约100000吨二氧化碳排放量。为实现碳排放平衡,新思科技正采取行动减少排放,展示企业在领导和支持全球向低碳经济转型中的重要作用。

  • 7月02日, 2019年
    面向第三代产品的合作基于为AURIX TC2x和TC3x系列成功部署VDK的经验,让一级供应商与原始设备制造商能够提前开发软件

    新思科技Virtualizer开发工具包支持在 芯片上市之前18个月就进行软件开发,以及将测试从物理环境转移至虚拟环境
    新思科技与英飞凌的合作侧重于面向汽车用户建模、软件开发和交付VDK
    面向英飞凌AURIX TC4x微控制器的VDK预计将于2020年第一季度交付

  • 7月01日, 2019年
    新套件提供检查、报告和封装ASIC设计所需的基础框架

    领先的无晶圆ASIC和IP提供商智原科技(Faraday)采用了新思科技SpyGlass® Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件,在开始ASIC设计服务和生产之前确保ASIC设计能满足设计质量要求。该套件提供移交给设计服务团队之前检查、报告和设计封装所需的基础框架。SpyGlass Design Handoff套件还将整合执行智原科技IP和片上系统(SoC)设计资格要求所需的软件和方法。

  • 6月27日, 2019年
    高质量DesignWare接口和模拟IP经过优化,可在人工智能、云计算和移动芯片中实现高性能和低功耗

    新思科技与GLOBALFOUNDRIES合作,针对GF的12纳米领先性能(12LP) FinFET工艺技术,开发覆盖面广泛的DesignWare® IP组合,包括多协议25G、USB 3.0和2.0、PCI Express® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术,在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。

  • 6月26日, 2019年
    持续致力于开发高质量的DesignWare IP,降低芯片设计风险并加快上市时间

    新思科技的IP质量管理体系(QMS)满足ISO 9001:2015认证所需的实施、文件和程序,确保其IP开发过程持续保持高质量,认证适用于新思科技全球所有DesignWare逻辑库、嵌入式存储器、接口、处理器和安全IP产品开发场所,新思科技的DesignWare IP质量管理体系执行IATF 16949标准的适用条款,以支持其他严格的汽车质量要求。

  • 6月25日, 2019年
    VC Formal数据通路验证应用支持HECTOR技术广泛的市场采用

    重点: VC Formal数据通路验证应用基于形式化方法学,在C/C++算法和RTL设计实现之间的一致性检查方面比传统技术提高了100多倍。...

  • 6月24日, 2019年
    新思科技设计和验证平台以及DesignWare接口IP使PPA得到优化,并使智能手机、笔记本电脑和其他移动设备更快地进入市场。

    重点: 新思科技Fusion Design Platform为Arm处理器提供了优化的PPA,促进了更快的设计实现 采用了Arm Artisan物理IP和POP...

  • 6月18日, 2019年
    业界首个完全在Amazon Web Services云上完成的全芯片实现和验证

    业界首个完全在Amazon Web Services云上完成的全芯片实现和验证 加州山景城2019年6月18日 /美通社/ -- 新思科技(Synopsys,...

  • 6月13日, 2019年
    突破性技术利用行业金牌时序Signoff和机器学习技术加速统计良率分析,重新定义设计Signoff

    重点:获得专利的全芯片级参数化设计良率分析提供准确的统计良率,比蒙特卡罗静态时序分析的性能快1000多倍; 特有的设计稳健性分析和优化,可在投片前识别和修复良率热点; 创新、智能的路径仿真,具有真正的 HSPICE 精度,比传统蒙特卡罗仿真速度快100至1000倍

  • 6月12日, 2019年
    瞻博网络新一代网络设计的功耗降低了14%,面积减少了6%

    瞻博网络新一代网络设计的功耗降低了14%,面积减少了6% 加州山景城2019年6月12日 /美通社/ -- 重点 采用先进融合技术的IC Compiler...

  • 6月11日, 2019年
    采用融合技术的人工智能增强型云就绪平台可加快新一波工业创新

    三星使用64位Arm Cortex-A53和Cortex-A57处理器设计对新思科技Fusion Design Platform完成了5LPE工艺技术认证
    Fusion Design Platform重新定义了传统的设计工具边界,提供更好的全流程设计实现质量以及缩短设计收敛、得到结果的时间,现在用于三星代工厂(Samsung Foundry)的先进5LPE工艺

  • 6月06日, 2019年
    工具间新的原生集成实现高五倍的验证性能

    Verdi的智能加载技术(通过VCS Unified Compile实现)带来快五倍的设计加载和追踪速度; VC验证IP通过VCS统一约束求解器技术实现高两倍的仿真性能;VC Formal测试平台分析器应用和Certitude的原生集成实现快10倍的测试平台质量评估和断言; 全新VC加速验证IP,加上VCS和ZeBu的原生集成,可将仿真性能提高10至100倍.

  • 6月03日, 2019年
    新推出的ZeBu Power Analyzer可对十亿周期软件工作负载进行基于硬件加速仿真的功耗分析,这是传统方法无法做到的

    ZeBu Power Analyzer扩展了ZeBu Server 4硬件加速仿真系统,扩充了支持RTL和门级流程的新型多线程功耗分析引擎;在ZeBu Server 4上对十亿周期活动进行剖析,以迅速识别关键功耗时间窗口;在数小时内针对数百万周期窗口得出准确的平均功耗和周期功耗分析结果,而基于软件仿真的方法则需要数月时间

  • 5月30日, 2019年
    通过实现从物理测试过渡到虚拟系统测试来缩短汽车开发周期

    合作支持OEM和一级供应商实现虚拟环境的快速部署
    使用新思科技VDK使EB能够在硅上市前12个月搬移其AUTOSAR操作系统
    开发基于NXP S32汽车处理平台的概念虚拟ECU,可以演示更快的交互式开发和回归测试
    解决方案已经在领先的汽车公司中部署

  • 5月27日, 2019年
    具有安全增强封装的ASIL D Ready视觉处理器为汽车芯片提供高水平的功能安全

    新思科技具有安全增强封装(SEP)的DesignWare®ARC® EV6x视觉处理器被嵌入式视觉联盟(Embedded Vision Alliance)评为“年度最佳处理器”

  • 5月22日, 2019年
    新思科技ARC EV6x视觉处理器IP和KudanSLAM软件相结合,为人工智能,汽车和物联网应用提供高效精确的机器视觉技术

    新思科技ARC EV6x视觉处理器IP和KudanSLAM软件相结合,为人工智能,汽车和物联网应用提供高效精确的机器视觉技术。
    KudanSLAM软件算法针对新思科技DesignWare ARC EV6x嵌入式视觉处理器IP进行优化,为人工智能、汽车和物联网应用提供高效精确的计算机视觉技术;DesignWare EV6x嵌入式视觉处理器包含多达四个512位矢量DSP和一个完全可编程的卷积神经网络(CNN)引擎,可为各种高性能嵌入式视觉应用提供最大吞吐量;KudanSLAM的软件算法以高速、低功耗和高精度的方式执行同步定位与建图。

  • 5月14日, 2019年
    加快Arm新一代客户端和基础设施核心的设计实现,增强的QuickStart设计实现套件支持Fusion Compiler加快实现并提高Arm片上系统的PPA

    使用新思科技Fusion Design Platform,Arm最新Cortex-A76和Neoverse N1处理器的早期采用者成功实现片上系统流片。新思科技QuickStart设计实现套件增强,使用Fusion Compiler为包括新一代Arm处理器在内的关键核心提供最佳PPA。

  • 5月14日, 2019年
    通过对超过1,200个商业应用程序和库进行研究,发现大多数仍然包含开源安全漏洞和许可证冲突

    美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2019年开源安全和风险分析》(OSSRA)报告。该报告由新思科技网络安全研究中心(CyRC)制作,审查了由黑鸭审计服务团队执行的超过1,200个商业应用程序和库的审计结果。报告重点介绍了开源应用的趋势和模式,以及不安全的开源组件和许可证冲突的普遍性。

  • 5月09日, 2019年
    VESA DSC IP与DesignWare HDMI 2.1、DisplayPort和MIPI DSI IP可互操作,最小化集成风险,加快上市时间

    DesignWare VESA DSC IP符合VESA DSC 1.1和1.2a标准,提供高达10K分辨率所需的120Hz刷新率。
    可配置IP可扩展到16个并行切片,为沉浸式观看体验提供高性能数据传输。
    新的VESA DSC编码器和解码器IP解决方案降低视频和图像接口的数据速率,降低了功率,从而延长电池寿命。

  • 5月08日, 2019年
    符合标准的硅验证Bluetooth 5.0 IP解决方案用热门40nm IoT工艺实现低功耗和小尺寸

    复旦微电子选用新思科技DesignWare蓝牙控制器和PHY IP解决方案,提供用于IoT应用的超低功耗微控制器。
    DesignWare Bluetooth IP的运行电压不到一伏特,电池寿命更长,提供综合匹配网络,以减少材料清单。
    新思科技还发布了最新的低功耗无线IP,支持Bluetooth 5.1、Thread和Zigbee网络上的并行连接。

  • 5月07日, 2019年
    双方通力打造的设计解决方案实现真正的3D器件集成

    对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案。解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析,以及物理验证,帮助早期合作伙伴加速高度集成的新一代产品投放市场。

每页显示 5102550100