新闻中心

智原科技(Faraday Technology Corporation)已采用其原型验证解决方案，来扩展SoC（片上系统）设计服务，进而加快产品上市步伐。该解决方案包括用于SoC架构设计和优化的Platform Architect™以及用来进行软硬件协同设计的基于FPGA（现场可编程逻辑门阵列）的HAPS®原型验证系统。

DesignWare 56G以太网PHY IP核可用于设计新一代完整集成高性能计算和软件定义无线电通信芯片并具有低功耗和高可靠性特点。DesignWare 56G以太网PHY支持PAM-4信号发送，提供全面的信号完整性模型和串扰分析，可加快芯片集成。可配置发射器和DSP接收机采用56G PHY中的数据转换器可降低功耗，并在长距离通道上提高性能。

摘要： DesignWare MIPI C-PHY/D-PHY IP与新思科技的MIPI CSI-2、DSI/DSI-2、D-PHY和验证IP可进行互操作，带来完整的相机和显示器IP解决方案 C-PHY/D-PHY以24...

重点： DesignWare PCI Express 5.0和DDR4 IP核功能出色，且具有卓越的耐用性及成熟度 经验证的PCI Express 5.0...

ARC HS4x/4xD开发套件基于超标量ARC HS4x和DSP增强HS4xD处理器，加速SoC软件开发。包括常用的外围设备和接口，如以太网、GPU、HDMI、USB、SD卡、蓝牙、WiFi、音频I/O和A-D转换器，开发套件运行速度为1GHz，包含4GB的DDR内存，并允许开发者轻松扩展工具包以增加新功能。

新思宣布面向市场推出VC SpyGlass™ RTL静态Signoff平台，该平台采用了公认的SpyGlass®技术，是新思科技Verification Continuum™平台的一部分。使用可信赖的行业标准SpyGlass引擎来获得signoff信任
利用机器学习技术，将误报降低10倍；在内存占用减少一半的同时性能提高3倍，从而降低服务器成本；统一的Verdi调试并提供各抽象层次的可见性；Design Compiler和PrimeTime兼容性加快了signoff。

AMD部署新思科技Fusion Compiler RTL-to-GDSII产品，用于开发其新一代处理器产品。Fusion Compiler独特的单一数据模型架构和统一的全流程优化引擎，提供卓越的性能、功耗和面积指标。

新思推出业界首个用于芯片设计的自主人工智能应用程序——DSO.ai™（Design Space Optimization AI），DSO.ai大规模扩展了对芯片设计流程可优化选项的探索，并能够自主执行次要决策，从而大幅提高芯片设计团队的生产力。

新思科技将与百度（纳斯达克股票代码：BIDU）持续深化合作，助力实现其“让计算更加智能”的愿景。百度人工智能芯片“昆仑”已采用新思科技全流程解决方案。百度AI芯片“昆仑”采用新思科技全流程解决方案，实现算法和芯片早期优化并缩短运算。此前发布的百度AI芯片“昆仑”基于先进深亚微米工艺技术，在100W+功耗下可提供260 TFLOPS的性能及512 GB/s的带宽。除了拥有深度学习算法之外，还可以适配自然语言处理、大规模语音识别、自动驾驶等终端场景计算要求。

DesignWare ARC IoT通信IP子系统集成了低功耗ARC EM11D处理器，以实现高效RISC和DSP性能，这点对于满足IoT应用的低带宽通信需求至关重要。