新闻中心
以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项，请使用高级搜索。
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
-
Apr24日, 2020年独特的RTL调整环境可减少物理设计迭代
RTL Architect是业界首个物理感知RTL分析、优化和signoff系统，该系统基于快速多维预测引擎上，用于实现卓越的RTL设计交付。
-
Apr23日, 2020年新思科技Fusion Design Platform的广泛运用加快市场塑造解决方案的实现
新思科技为博通提供了优化的7纳米设计流程和方法，使其能基于Fusion Design Platform进行大批量生产设计。
-
Apr16日, 2020年新款原生System Verilog以太网验证IP核完善了对新思科技112G高速SerDes PHY IP核的验证，更有力支撑高性能云计算方案
新思科技（Synopsys, Inc. , 纳斯达克股票代码：SNPS）近日推出业界首款以太网800G验证IP 核(VIP)以及通用验证方法(UVM)源代码测试套件。
-
Apr15日, 2020年SiFive采用新思科技解决方案的成功经验，为此次合作奠定了基础
SiFive, Inc.采用Fusion Design Platform™以及Verification Continuum®平台，来加快其客户基于云端的新一代芯片设计。在成功利用新思科技的设计和验证解决方案开发IP核和芯片模板的基础上，SiFive将此类解决方案整合进其基于云端的方法中，为其选定的潜在客户设计定制的芯片，以实现其下一代芯片设计的最佳结果质量（QoR）和最佳结果达成时间（TTR）。
-
Apr14日, 2020年混合原型验证解决方案，助力智原科技的客户凭借软硬件并行开发，加快产品上市速度
智原科技(Faraday Technology Corporation)已采用其原型验证解决方案，来扩展SoC（片上系统）设计服务，进而加快产品上市步伐。该解决方案包括用于SoC架构设计和优化的Platform Architect™以及用来进行软硬件协同设计的基于FPGA（现场可编程逻辑门阵列）的HAPS®原型验证系统。
-
Apr13日, 2020年高可靠性的DesignWare 56G PHY，具有低功耗和性能优势
DesignWare 56G以太网PHY IP核可用于设计新一代完整集成高性能计算和软件定义无线电通信芯片并具有低功耗和高可靠性特点。DesignWare 56G以太网PHY支持PAM-4信号发送，提供全面的信号完整性模型和串扰分析，可加快芯片集成。可配置发射器和DSP接收机采用56G PHY中的数据转换器可降低功耗，并在长距离通道上提高性能。
-
Apr08日, 2020年DesignWare PHY和控制器以高达24 Gb/s的速度运行，用于高性能成像和汽车SoC
摘要： DesignWare MIPI C-PHY/D-PHY IP与新思科技的MIPI CSI-2、DSI/DSI-2、D-PHY和验证IP可进行互操作，带来完整的相机和显示器IP解决方案 C-PHY/D-PHY以24...
-
Apr02日, 2020年经验证的DesignWarePCI Express 5.0 和DDR4 IP核为数据密集型工作负载提供了低延迟和高带宽
重点： DesignWare PCI Express 5.0和DDR4 IP核功能出色，且具有卓越的耐用性及成熟度 经验证的PCI Express 5.0...
-
Mar30日, 2020年具有DSP功能的硅基硬件平台加速了移动基带、声音/语音、家庭音频和人工智能应用的软件开发
ARC HS4x/4xD开发套件基于超标量ARC HS4x和DSP增强HS4xD处理器，加速SoC软件开发。包括常用的外围设备和接口，如以太网、GPU、HDMI、USB、SD卡、蓝牙、WiFi、音频I/O和A-D转换器，开发套件运行速度为1GHz，包含4GB的DDR内存，并允许开发者轻松扩展工具包以增加新功能。
-
Mar18日, 2020年性能提高3倍的同时误报降低10倍，并且提供数十亿门级的容量
新思宣布面向市场推出VC SpyGlass™ RTL静态Signoff平台，该平台采用了公认的SpyGlass®技术，是新思科技Verification Continuum™平台的一部分。使用可信赖的行业标准SpyGlass引擎来获得signoff信任
利用机器学习技术，将误报降低10倍；在内存占用减少一半的同时性能提高3倍，从而降低服务器成本；统一的Verdi调试并提供各抽象层次的可见性；Design Compiler和PrimeTime兼容性加快了signoff。
