新闻中心

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布推出业界最全面虚拟原型解决方案用于开发电动汽车电子硬件和软件。虚拟原型解决方案使开发者能够更早地启动开发工作，提高开发效率，并迅速对电动汽车电子系统进行规模验证。该解决方案采用了新思科技虚拟原型技术，包括为电动车需求量身定制的SaberRD、Virtualizer、Silver和TestWeaver ...

中国领先的验证解决方案和验证服务提供商芯华章科技股份有限公司采用了新思科技的ZeBu® Server 仿真和HAPS®原型设计系统来提供基于云的先进验证服务。芯华章之所以选择ZeBu和HAPS，是看中了其性能、可靠性和容量可以助力芯片设计公司更好的设计5G、人工智能和高性能计算芯片。

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布，NVIDIA的网络业务部门Mellanox将采用经验证的DesignWare® DDR5/4 PHY IP核，以满足其针对高性能计算和人工智能应用的InfiniBand网络芯片不断变化的内存需求。高质量DesignWare DDR PHY IP核为NVIDIA提供无与伦比的性能、延迟和电源效率。DDR PHY支持DDR5/4的每个通道多个DIMM，满足NVIDIA的网络数据速率和内存容量要求。基于固件的现场可升级训练可提高通道的稳定性和可靠性，并且有助于算法更新，从而降低采用新内存协议的风险。

新思科技近日推出其3DIC Compiler平台，转变了复杂的2.5和3D多裸晶芯片系统的设计与集成。该平台提供一个前所未有的完全集成、高性能且易于使用的环境，可集架构探究、设计、实现和signoff于一体，并且优化了信号、功率和热完整性。凭借3DIC Compiler，IC设计和封装团队能够实现无与伦比的多裸晶芯片集成、协同设计和更快的收敛。

富士施乐有限公司(Fuji Xerox Co., Ltd.)，已部署新思科技的ZeBu®服务器硬件仿真系统，以实现其新一代多功能打印机SoC芯片的软件开发和性能调优。可扩展的高性能ZeBu系统可与新思科技的Virtualizer™虚拟原型、VCS®仿真和Verdi®调试进行集成，通过使用该系统，富士施乐能够加快真实系统测试和软件开发。

enstorrent通过采用新思科技的DesignWare®PCI Express (PCIe) 4.0控制器与PHY、ARC® HS48处理器和LPDDR4控制器IP，一次性完成其Graysull AI处理器芯片的硅晶设计。利用经过硅验证的DesignWare IP产品组合，Tenstorrent能够快速满足其用于高性能计算应用的动态AI处理器芯片的关键实时连接和特殊处理要求。Tenstorrent还与新思科技的专家技术支持团队合作，简化IP核集成并显著加快设计进度。

Graphcore采用新思科技基于Verdi®调试的VCS®仿真解决方案，验证其最近推出Colossus™ GC200智能处理单元(IPU)，该产品足以改变行业游戏规则。

新思科技与作为行业领先合作伙伴和Samsung Foundry合作，共同交付三星SAFE云设计平台。新思科技Fusion Design Platform™和Verification Continuum™平台的主要产品可通过SAFE云设计平台的验证并提供，从而使片上系统（SoC）团队能够使用新思科技的EDA产品和Samsung Foundry的工艺技术进行云端设计。

新思科技Design Compiler® NXT综合解决方案已经获三星Foundry认证，用于其5/4纳米FinFET工艺技术。通过采用Design Compiler NXT可以使得报告运行时间大大减少，同时PPA有所提高。时钟与数据同步优化技术等新优化技术有利于于在高级节点上实现PPA。受益于Design Complier NXT, 三星Foundry客户在认证过程中提供8%至10% PPA提高以及2倍的吞吐量。

三星(Samsung)为其新一代5纳米移动芯片生产设计，采用了IC Compiler™ II布局布线解决方案（新思科技Fusion Design Platform™的一部分）。为了满足SoC芯片复杂且具有挑战性的设计目标，三星采用了IC Compiler II的尖端机器学习技术，使得QoR和生产力有了显著提高，频率提高了高达5%；功耗降低了5%；周转时间有所加快。作为三星首个利用IC Compiler II机器学习技术的量产设计，此次的大容量移动芯片的快速开发是一个重要的里程碑。

摘要 瓴盛科技采用新思科技广泛的DesignWare IP核组合来降低风险并加快新一代移动芯片组上市 用于USB、MIPI和DDR的高品质DesignWare...

PrimeTime时序signoff和StarRC提取，可显着提高在多场景、分布式处理运行中吞吐量。通过云计算资源进行多场景分析与优化节省大量成本。合著的白皮书已在台积公司网站开放下载，助力客户运行云上时序signoff流程。新思科技与台积公司(TSMC)和微软的合作已经实现了一项突破性的、可高度扩展的云上时序signoff流程。三方通过长达数月的深度合作加速下一代片上系统(SoC)的signoff。通过在微软Azure平台上使用新思科技PrimeTime®静态时序分析和StarRC™寄生提取，该流程可显著提高吞吐量。

新思科技DesignWare®真随机数发生器(TRNG) IP已通过美国国家标准与技术研究院(NIST)密码算法验证体系(CAVP)的验证，为客户终端产品获得低风险联邦信息处理标准(FIPS) 140-3认证铺平道路。新思科技的标准化TRNG IP帮助保护设备及其与其他设备或云的连接。TRNG IP提供对于加密、身份验证、平台安全和高度安全通信而言至关重要的高熵随机数。集成DesignWare TRNG IP可加速FIPS 140-3、通用标准和其他认证，降低物联网、汽车和云通信等的片上系统(SoC)设计风险，并缩短上市时间。

助力高性能计算、移动、5G和人工智能SoC设计，新思科技的工具结合台积公司先进制程技术，共同为N5和N6制程的客户提供认证解决方案。与台积公司的战略合作带来了更高性能和超低功耗，并加快了下一代设计的进程。

新思科技宣布推出业界首款完整的DesignWare® USB4™ IP 解决方案，该解决方案由控制器、路由器、PHY和验证IP组成。DesignWare USB4 IP的最高传输速度为40 Gbps，是USB3.2的最高数据传输率的两倍，并可向下兼容USB 3.x和USB2.0系统。DesignWare USB4 IP支持多个高速接口协议，包括USB4、DisplayPort 1.4a TX、PCI Express和Thunderbolt 3，通过一根USB Type-C®数据线即可实现高效的数据传输、高清视频传输，还可以提供电源。

新思科技与Arm携手合作，帮助Arm包括Arm® Cortex®-A78和Cortex-X1 CPU，以及Mali™-G78 GPU在内最新移动处理器IP的早期采用者，成功实现优化型片上系统(SoC)的流片。

硅IP供应商Alphawave已采用新思科技定制设计平台来加速多标准连接解决方案的设计。Alphawave选择新思科技来替代其原有的设计系统，这是基于其出色的整体设计生产力。

摘要： DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP，能够支持最高速率...

新思科技宣布为谷歌的TensorFlow for Microcontrollers软件提供支持，该软件已针对新思科技的DSP增强型DesignWare® ARC®处理器IP进行了优化。TensorFlow Lite for Microcontrollers端口可连接到新思科技的DSP增强型DesignWare ARC EM和 HS处理器，支持在资源受限的边缘设备上部署各种机器学习应用...

松下将在所有工艺技术和应用的模拟、混合信号和射频集成电路设计上使用新思科技定制设计平台。松下在完成严格的技术评估并成功迁移历史设计流程和数据之后，决定部署新思科技平台。

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2020年开源安全和风险分析》报告（OSSRA）。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今天宣布推出面向高性能嵌入式应用的全新DesignWare® ARC® HS5x和HS6x处理器IP系列。32位ARC HS5x和64位HS6x处理器有单核和多核版本，采用一种新的超标量ARCv3指令集架构(ISA)，在典型条件下，可在16纳米工艺技术中实现高达8750 DMIPS的单核性能，是目前性能最高的ARC处理器。

新思科技宣布其连续四年在Gartner魔力象限应用安全测试中被评为领导者1。报告中，Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面连续两年都获得了最高评分，分别排在最高及最靠右的位置。

新思科技与GLOBALFOUNDRIES双方携手优化22FDX平台signoff的准确性和性能，通过认证的signoff验证解决方案可以提供22FDX DRC运行集。利用IC Validator和22FDX平台的DRC、LVS以及填充等功能为设计流片提供全面的支持。

重点 ZeBu提供可扩展的硬件仿真容量，用于Groq数十亿门级张量流处理器的全芯片仿真...