新思科技(Synopsys Inc.)

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项，请使用高级搜索。

Month Year

获取电邮提示

Jul29日, 2019年

MOSIS基于新思科技IC Validator进行大型FinFET片上系统验证

IC Validator为DRC和LVS Signoff提供卓越性能

MPW(多项目晶元)领先供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案，辅助以高度可扩展的引擎，助力MOSIS 大大提高物理验证速度。MOSIS在FinFET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)signoff部署了IC Validator。
Jul10日, 2019年

新思科技获2019 CarbonNeutral®认证

持续履行社会责任，应对全球气候变化

新思科技全球业务获得2019 CarbonNeutral®认证，减少约100000吨二氧化碳排放量。为实现碳排放平衡，新思科技正采取行动减少排放，展示企业在领导和支持全球向低碳经济转型中的重要作用。
Jul02日, 2019年

新思科技与英飞凌拓展卓越中心为AURIX TC4x汽车微控制器交付Virtualizer开发工具包

面向第三代产品的合作基于为AURIX TC2x和TC3x系列成功部署VDK的经验，让一级供应商与原始设备制造商能够提前开发软件

新思科技Virtualizer开发工具包支持在芯片上市之前18个月就进行软件开发，以及将测试从物理环境转移至虚拟环境
新思科技与英飞凌的合作侧重于面向汽车用户建模、软件开发和交付VDK
面向英飞凌AURIX TC4x微控制器的VDK预计将于2020年第一季度交付
Jul01日, 2019年

智原科技采用新思科技SpyGlass Design Handoff套件确保高设计质量

新套件提供检查、报告和封装ASIC设计所需的基础框架

领先的无晶圆ASIC和IP提供商智原科技(Faraday)采用了新思科技SpyGlass® Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件，在开始ASIC设计服务和生产之前确保ASIC设计能满足设计质量要求。该套件提供移交给设计服务团队之前检查、报告和设计封装所需的基础框架。SpyGlass Design Handoff套件还将整合执行智原科技IP和片上系统(SoC)设计资格要求所需的软件和方法。
Jun27日, 2019年

发布针对12LP FinFET工艺的广泛DesignWare IP组合，新思科技与GLOBALFOUNDRIES持续合作

高质量DesignWare接口和模拟IP经过优化，可在人工智能、云计算和移动芯片中实现高性能和低功耗

新思科技与GLOBALFOUNDRIES合作，针对GF的12纳米领先性能(12LP) FinFET工艺技术，开发覆盖面广泛的DesignWare® IP组合，包括多协议25G、USB 3.0和2.0、PCI Express® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术，在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。