新闻中心

新思科技宣布推出业界首款完整的DesignWare® USB4™ IP 解决方案，该解决方案由控制器、路由器、PHY和验证IP组成。DesignWare USB4 IP的最高传输速度为40 Gbps，是USB3.2的最高数据传输率的两倍，并可向下兼容USB 3.x和USB2.0系统。DesignWare USB4 IP支持多个高速接口协议，包括USB4、DisplayPort 1.4a TX、PCI Express和Thunderbolt 3，通过一根USB Type-C®数据线即可实现高效的数据传输、高清视频传输，还可以提供电源。

新思科技与Arm携手合作，帮助Arm包括Arm® Cortex®-A78和Cortex-X1 CPU，以及Mali™-G78 GPU在内最新移动处理器IP的早期采用者，成功实现优化型片上系统(SoC)的流片。

硅IP供应商Alphawave已采用新思科技定制设计平台来加速多标准连接解决方案的设计。Alphawave选择新思科技来替代其原有的设计系统，这是基于其出色的整体设计生产力。

摘要： DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP，能够支持最高速率...

新思科技宣布为谷歌的TensorFlow for Microcontrollers软件提供支持，该软件已针对新思科技的DSP增强型DesignWare® ARC®处理器IP进行了优化。TensorFlow Lite for Microcontrollers端口可连接到新思科技的DSP增强型DesignWare ARC EM和 HS处理器，支持在资源受限的边缘设备上部署各种机器学习应用...

松下将在所有工艺技术和应用的模拟、混合信号和射频集成电路设计上使用新思科技定制设计平台。松下在完成严格的技术评估并成功迁移历史设计流程和数据之后，决定部署新思科技平台。

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2020年开源安全和风险分析》报告（OSSRA）。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今天宣布推出面向高性能嵌入式应用的全新DesignWare® ARC® HS5x和HS6x处理器IP系列。32位ARC HS5x和64位HS6x处理器有单核和多核版本，采用一种新的超标量ARCv3指令集架构(ISA)，在典型条件下，可在16纳米工艺技术中实现高达8750 DMIPS的单核性能，是目前性能最高的ARC处理器。

新思科技宣布其连续四年在Gartner魔力象限应用安全测试中被评为领导者1。报告中，Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面连续两年都获得了最高评分，分别排在最高及最靠右的位置。

新思科技与GLOBALFOUNDRIES双方携手优化22FDX平台signoff的准确性和性能，通过认证的signoff验证解决方案可以提供22FDX DRC运行集。利用IC Validator和22FDX平台的DRC、LVS以及填充等功能为设计流片提供全面的支持。

重点 ZeBu提供可扩展的硬件仿真容量，用于Groq数十亿门级张量流处理器的全芯片仿真...

新思科技 (Synopsys, Nasdaq: SNPS)近日发布了《2021年开源安全和风险分析》报告（OSSRA）。该报告由新思科技网络安全研究中心（CyRC）制作，研究了由Black Duck®审计服务团队执行的对超过1,500个商业代码库的审计结果。

RTL Architect是业界首个物理感知RTL分析、优化和signoff系统，该系统基于快速多维预测引擎上，用于实现卓越的RTL设计交付。

新思科技为博通提供了优化的7纳米设计流程和方法，使其能基于Fusion Design Platform进行大批量生产设计。

新思科技（Synopsys, Inc. , 纳斯达克股票代码：SNPS）近日推出业界首款以太网800G验证IP 核(VIP)以及通用验证方法(UVM)源代码测试套件。

SiFive, Inc.采用Fusion Design Platform™以及Verification Continuum®平台，来加快其客户基于云端的新一代芯片设计。在成功利用新思科技的设计和验证解决方案开发IP核和芯片模板的基础上，SiFive将此类解决方案整合进其基于云端的方法中，为其选定的潜在客户设计定制的芯片，以实现其下一代芯片设计的最佳结果质量（QoR）和最佳结果达成时间（TTR）。

智原科技(Faraday Technology Corporation)已采用其原型验证解决方案，来扩展SoC（片上系统）设计服务，进而加快产品上市步伐。该解决方案包括用于SoC架构设计和优化的Platform Architect™以及用来进行软硬件协同设计的基于FPGA（现场可编程逻辑门阵列）的HAPS®原型验证系统。

DesignWare 56G以太网PHY IP核可用于设计新一代完整集成高性能计算和软件定义无线电通信芯片并具有低功耗和高可靠性特点。DesignWare 56G以太网PHY支持PAM-4信号发送，提供全面的信号完整性模型和串扰分析，可加快芯片集成。可配置发射器和DSP接收机采用56G PHY中的数据转换器可降低功耗，并在长距离通道上提高性能。

摘要： DesignWare MIPI C-PHY/D-PHY IP与新思科技的MIPI CSI-2、DSI/DSI-2、D-PHY和验证IP可进行互操作，带来完整的相机和显示器IP解决方案 C-PHY/D-PHY以24...

重点： DesignWare PCI Express 5.0和DDR4 IP核功能出色，且具有卓越的耐用性及成熟度 经验证的PCI Express 5.0...

ARC HS4x/4xD开发套件基于超标量ARC HS4x和DSP增强HS4xD处理器，加速SoC软件开发。包括常用的外围设备和接口，如以太网、GPU、HDMI、USB、SD卡、蓝牙、WiFi、音频I/O和A-D转换器，开发套件运行速度为1GHz，包含4GB的DDR内存，并允许开发者轻松扩展工具包以增加新功能。

新思宣布面向市场推出VC SpyGlass™ RTL静态Signoff平台，该平台采用了公认的SpyGlass®技术，是新思科技Verification Continuum™平台的一部分。使用可信赖的行业标准SpyGlass引擎来获得signoff信任
利用机器学习技术，将误报降低10倍；在内存占用减少一半的同时性能提高3倍，从而降低服务器成本；统一的Verdi调试并提供各抽象层次的可见性；Design Compiler和PrimeTime兼容性加快了signoff。

AMD部署新思科技Fusion Compiler RTL-to-GDSII产品，用于开发其新一代处理器产品。Fusion Compiler独特的单一数据模型架构和统一的全流程优化引擎，提供卓越的性能、功耗和面积指标。

新思推出业界首个用于芯片设计的自主人工智能应用程序——DSO.ai™（Design Space Optimization AI），DSO.ai大规模扩展了对芯片设计流程可优化选项的探索，并能够自主执行次要决策，从而大幅提高芯片设计团队的生产力。

新思科技将与百度（纳斯达克股票代码：BIDU）持续深化合作，助力实现其“让计算更加智能”的愿景。百度人工智能芯片“昆仑”已采用新思科技全流程解决方案。百度AI芯片“昆仑”采用新思科技全流程解决方案，实现算法和芯片早期优化并缩短运算。此前发布的百度AI芯片“昆仑”基于先进深亚微米工艺技术，在100W+功耗下可提供260 TFLOPS的性能及512 GB/s的带宽。除了拥有深度学习算法之外，还可以适配自然语言处理、大规模语音识别、自动驾驶等终端场景计算要求。

DesignWare ARC IoT通信IP子系统集成了低功耗ARC EM11D处理器，以实现高效RISC和DSP性能，这点对于满足IoT应用的低带宽通信需求至关重要。

新思科技宣布提供运行速度达3.2 Gbps且经验证的HBM2/2E IP核，满足先进图形、高性能计算和网络芯片的高吞吐量要求。基于台积公司7纳米工艺的DesignWare HBM2E IP核提供高达409 GBps的聚合内存带宽，具有低功耗和低延迟特点。采用2.5D封装的HBM2E PHY已通过台积公司CoWoS®技术验证，集成了测试芯片与IP核和HBM2E SDRAM。经验证的HBM2/2E IP核解决方案使开发者能够满足苛刻的、高性能应用要求。

新思科技TestMAX XLBIST解决方案通过克服阻碍传统自测试解决方案的硅问题，提供更高的故障覆盖率和更短的测试时间。新思科技汽车设计解决方案让开发者能够提供业界领先的全面的功能来实现功能安全机制，从而达到他们的目标ASIL。

新思宣布已完成对INVECAS部分IP资产的收购。此次收购不仅扩大了新思科技DesignWare®逻辑库、嵌入式存储器、通用I/O、模拟和接口IP产品组合，还带来了一支经验丰富的研发工程师团队，有助于加快新思科技在众多工艺技术上的物理IP核开发，满足消费、物联网和汽车等市场中客户不断变化的设计需求。

新思科技已加入自动驾驶汽车计算联盟。该联盟汇集来自汽车、汽车供应链、半导体和计算行业的领先专家，旨在加速推出更为安全且实惠的车辆。作为联盟的成员，新思科技将会积极参与制定一系列面向系统架构和计算平台的标准，以应对规模部署自动驾驶汽车带来的挑战。

主要高性能计算(HPC)公司NEC选用新思科技的ZeBu® Server 4作为其SX-Aurora TSUBASA高性能计算解决方案产品验证的仿真解决方案。新思科技的ZeBu Server 4是业界最快的仿真系统，提供比竞争对手解决方案高两倍的性能以及丰富的虚拟解决方案组合。

新思科技为部署在Finastra的FusionFabric.cloud开放创新平台上的应用程序提供验证服务。FusionFabric.cloud是一个用于开发、部署和使用金融应用程序的开放平台。新思科技软件质量与安全部门为该平台提供支持，确保在FusionFabric.cloud FusionStore上的所有应用程序均已通过全面的严格安全测试评估。

三星已经采用新思科技定制设计平台，基于Custom Compiler™设计环境，为其采用远紫外(EUV)光刻技术的5纳米早期低功耗(LPE)工艺进行IP设计。新思科技定制设计平台是第一款面向三星5LPE工艺提供AMS参考流程的定制设计解决方案，5LPE AMS参考流程能够帮助提升设计工程师的工作效率，加速针对5G、人工智能、高性能计算和汽车应用的部署。

新思科技近日宣布其支持恩智浦®半导体S32G车辆网络处理器的虚拟器开发套件(VDK)已全面上市。VDK已被恩智浦团队广泛用于开发其S32G赋能软件和固件。VDK是使用虚拟样机作为嵌入式目标的软件开发套件，使Tier 1、OEM和半导体公司能够在硬件上市前数月便开始软件开发、集成和测试，通过回归测试进行灵活和可扩展的部署，提升故障和覆盖率测试，并加速测试周期。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布，公司已签署了一项最终协议，收购加州圣克拉拉公司INVECAS部分IP资产。 有助于拓展新思科技DesignWare逻辑库、通用I/O、嵌入式内存、接口和模拟IP产品组合...

新思科技完成对eSilicon部分IP资产的收购。此次收购扩大了新思科技DesignWare®嵌入式存储器IP组合（包含TCAM和多端口存储器编译器）以及接口IP组合（包含高带宽接口HBI IP核）。

新思科技宣布已完成对Tinfoil Security的收购。

新思科技与弗劳恩霍夫集成电路研究所（Fraunhofer Institute for Integrated Circuits ，简称Fraunhofer IIS）合作，发布符合新一代蓝牙低功耗音频(Bluetooth LE Audio)标准的低复杂度通信编解码器(LC3)的实现方案。经过优化的新款编解码器符合即将推出的蓝牙LC3音频编解码器规范，可在采用ARC EM和HS DSP处理器的电池供电设备中实现高质量的音频和语音播放。新款LC3编解码器拓展了DesignWare ARC音频编解码器和支持主流音频标准的后处理软件组合，并扩展了新思科技DesignWare蓝牙低功耗IP产品。

新思科技与保时捷 (Porsche Consulting)共同编写了《为数字未来加速汽车开发》的白皮书，勾勒最为先进的汽车电子架构开发流程。整体解决方案可以通过利用保时捷系统工程原则，在现有汽车开发过程中融入新思科技Triple Shift-Left方法学。

基于新思科技DesignWare® ARC® EM处理器IP核，加特兰新一代先进CMOS毫米波(MMW)雷达芯片Alps进入大规模量产。加特兰全新Alps芯片系列最多包含四个发射通道、四个接收通道和一个高度可配置的波形发生器，还集成了高达50 MSPS采样率的模数转换器。加特兰选择新思科技符合ASIL标准的ARC EM6处理器和ARC MetaWare安全开发工具套件，简化安全关键型汽车芯片的软硬件开发。

新思科技Fusion设计平台和定制设计平台为7LPP芯片和SUB20LPIN硅中介层(silicon interposer)提供支持 通过三星定制化设计流程可以即时为代工厂客户部署。新思科技Fusion设计平台和定制设计平台能够加快原型设计和分析，帮助设计人员应对来自5G、人工智能和高性能计算(HPC)等加速发展市场的上市时间压力。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布与谷歌云(Google...

新思科技近日宣布已完成对DINI Group的收购。

新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令，为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量，Die-to-Die PHY允许将大型芯片分割成较小的芯片，同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充，DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今日宣布平头哥玄铁910处理器采用新思科技HAPS-80原型验证系统。自推出HAPS®-80原型验证系统以来，该产品的发货量已超过3000台。全球100多家公司已部署了HAPS-80系统，包括前十大半导体公司中的九家，用于在广泛的消费者、有线和无线通信、工业、人工智能以及计算和存储应用中加快软件开发和系统验证。这些公司之所以选择HAPS-80系统是因为其具有高性能和成本效益。该系统提供公认的可扩展性，包括数据中心部署、各种输入/输出接口，以及业界长达20多年领先的FPGA综合技术工具集。

新思科技宣布其数字与定制设计平台的数十项创新功能已获得高性能计算(HPC)和移动芯片设计所必需的台积电最先进5nm工艺技术认证。除了高性能计算和移动芯片设计流程认证外，新思科技设计工具还获得台积电业界领先的N5P和N6工艺技术认证，为早期客户设计工作提供支持。

三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段，验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证，并满足AEC-Q100可靠性要求，并支持汽车质量管理。

新思科技与AMD达成一份多年期协议，基于该公司的ZeBu® Server 4仿真系统，加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分，新思科技将会为部署基于AMD霄龙处理器的服务器，优化其ZeBu和VCS®软件。AMD则将借此继续实施其开发战略，利用高性能ZeBu仿真系统提供首批客户支持。AMD和新思科技将会扩大双方成功的仿真合作，在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外，为系统级调试和模拟/混合信号仿真提供支持。

新思科技宣布其VC LP™解决方案被企业移动和信息技术方面的全球领导者三星(Samsung)采用，实现低功耗signoff和静态验证，以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学，使三星能够提升高达5倍的性能和缩减6倍的占用内存，并且与扁平化方式进行的低功耗signoff相比，具有相同的结果质量（QoR）和调试可见性。

Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示，为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性，包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。