新闻中心

摘要： DesignWare MIPI C-PHY/D-PHY IP与新思科技的MIPI CSI-2、DSI/DSI-2、D-PHY和验证IP可进行互操作，带来完整的相机和显示器IP解决方案 C-PHY/D-PHY以24...

重点： DesignWare PCI Express 5.0和DDR4 IP核功能出色，且具有卓越的耐用性及成熟度 经验证的PCI Express 5.0...

ARC HS4x/4xD开发套件基于超标量ARC HS4x和DSP增强HS4xD处理器，加速SoC软件开发。包括常用的外围设备和接口，如以太网、GPU、HDMI、USB、SD卡、蓝牙、WiFi、音频I/O和A-D转换器，开发套件运行速度为1GHz，包含4GB的DDR内存，并允许开发者轻松扩展工具包以增加新功能。

新思宣布面向市场推出VC SpyGlass™ RTL静态Signoff平台，该平台采用了公认的SpyGlass®技术，是新思科技Verification Continuum™平台的一部分。使用可信赖的行业标准SpyGlass引擎来获得signoff信任
利用机器学习技术，将误报降低10倍；在内存占用减少一半的同时性能提高3倍，从而降低服务器成本；统一的Verdi调试并提供各抽象层次的可见性；Design Compiler和PrimeTime兼容性加快了signoff。

AMD部署新思科技Fusion Compiler RTL-to-GDSII产品，用于开发其新一代处理器产品。Fusion Compiler独特的单一数据模型架构和统一的全流程优化引擎，提供卓越的性能、功耗和面积指标。

新思推出业界首个用于芯片设计的自主人工智能应用程序——DSO.ai™（Design Space Optimization AI），DSO.ai大规模扩展了对芯片设计流程可优化选项的探索，并能够自主执行次要决策，从而大幅提高芯片设计团队的生产力。

新思科技将与百度（纳斯达克股票代码：BIDU）持续深化合作，助力实现其“让计算更加智能”的愿景。百度人工智能芯片“昆仑”已采用新思科技全流程解决方案。百度AI芯片“昆仑”采用新思科技全流程解决方案，实现算法和芯片早期优化并缩短运算。此前发布的百度AI芯片“昆仑”基于先进深亚微米工艺技术，在100W+功耗下可提供260 TFLOPS的性能及512 GB/s的带宽。除了拥有深度学习算法之外，还可以适配自然语言处理、大规模语音识别、自动驾驶等终端场景计算要求。

DesignWare ARC IoT通信IP子系统集成了低功耗ARC EM11D处理器，以实现高效RISC和DSP性能，这点对于满足IoT应用的低带宽通信需求至关重要。

新思科技宣布提供运行速度达3.2 Gbps且经验证的HBM2/2E IP核，满足先进图形、高性能计算和网络芯片的高吞吐量要求。基于台积公司7纳米工艺的DesignWare HBM2E IP核提供高达409 GBps的聚合内存带宽，具有低功耗和低延迟特点。采用2.5D封装的HBM2E PHY已通过台积公司CoWoS®技术验证，集成了测试芯片与IP核和HBM2E SDRAM。经验证的HBM2/2E IP核解决方案使开发者能够满足苛刻的、高性能应用要求。

新思科技TestMAX XLBIST解决方案通过克服阻碍传统自测试解决方案的硅问题，提供更高的故障覆盖率和更短的测试时间。新思科技汽车设计解决方案让开发者能够提供业界领先的全面的功能来实现功能安全机制，从而达到他们的目标ASIL。

新思宣布已完成对INVECAS部分IP资产的收购。此次收购不仅扩大了新思科技DesignWare®逻辑库、嵌入式存储器、通用I/O、模拟和接口IP产品组合，还带来了一支经验丰富的研发工程师团队，有助于加快新思科技在众多工艺技术上的物理IP核开发，满足消费、物联网和汽车等市场中客户不断变化的设计需求。

新思科技已加入自动驾驶汽车计算联盟。该联盟汇集来自汽车、汽车供应链、半导体和计算行业的领先专家，旨在加速推出更为安全且实惠的车辆。作为联盟的成员，新思科技将会积极参与制定一系列面向系统架构和计算平台的标准，以应对规模部署自动驾驶汽车带来的挑战。

主要高性能计算(HPC)公司NEC选用新思科技的ZeBu® Server 4作为其SX-Aurora TSUBASA高性能计算解决方案产品验证的仿真解决方案。新思科技的ZeBu Server 4是业界最快的仿真系统，提供比竞争对手解决方案高两倍的性能以及丰富的虚拟解决方案组合。

新思科技为部署在Finastra的FusionFabric.cloud开放创新平台上的应用程序提供验证服务。FusionFabric.cloud是一个用于开发、部署和使用金融应用程序的开放平台。新思科技软件质量与安全部门为该平台提供支持，确保在FusionFabric.cloud FusionStore上的所有应用程序均已通过全面的严格安全测试评估。

三星已经采用新思科技定制设计平台，基于Custom Compiler™设计环境，为其采用远紫外(EUV)光刻技术的5纳米早期低功耗(LPE)工艺进行IP设计。新思科技定制设计平台是第一款面向三星5LPE工艺提供AMS参考流程的定制设计解决方案，5LPE AMS参考流程能够帮助提升设计工程师的工作效率，加速针对5G、人工智能、高性能计算和汽车应用的部署。

新思科技近日宣布其支持恩智浦®半导体S32G车辆网络处理器的虚拟器开发套件(VDK)已全面上市。VDK已被恩智浦团队广泛用于开发其S32G赋能软件和固件。VDK是使用虚拟样机作为嵌入式目标的软件开发套件，使Tier 1、OEM和半导体公司能够在硬件上市前数月便开始软件开发、集成和测试，通过回归测试进行灵活和可扩展的部署，提升故障和覆盖率测试，并加速测试周期。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布，公司已签署了一项最终协议，收购加州圣克拉拉公司INVECAS部分IP资产。 有助于拓展新思科技DesignWare逻辑库、通用I/O、嵌入式内存、接口和模拟IP产品组合...

新思科技完成对eSilicon部分IP资产的收购。此次收购扩大了新思科技DesignWare®嵌入式存储器IP组合（包含TCAM和多端口存储器编译器）以及接口IP组合（包含高带宽接口HBI IP核）。

新思科技宣布已完成对Tinfoil Security的收购。

新思科技与弗劳恩霍夫集成电路研究所（Fraunhofer Institute for Integrated Circuits ，简称Fraunhofer IIS）合作，发布符合新一代蓝牙低功耗音频(Bluetooth LE Audio)标准的低复杂度通信编解码器(LC3)的实现方案。经过优化的新款编解码器符合即将推出的蓝牙LC3音频编解码器规范，可在采用ARC EM和HS DSP处理器的电池供电设备中实现高质量的音频和语音播放。新款LC3编解码器拓展了DesignWare ARC音频编解码器和支持主流音频标准的后处理软件组合，并扩展了新思科技DesignWare蓝牙低功耗IP产品。

新思科技与保时捷 (Porsche Consulting)共同编写了《为数字未来加速汽车开发》的白皮书，勾勒最为先进的汽车电子架构开发流程。整体解决方案可以通过利用保时捷系统工程原则，在现有汽车开发过程中融入新思科技Triple Shift-Left方法学。

基于新思科技DesignWare® ARC® EM处理器IP核，加特兰新一代先进CMOS毫米波(MMW)雷达芯片Alps进入大规模量产。加特兰全新Alps芯片系列最多包含四个发射通道、四个接收通道和一个高度可配置的波形发生器，还集成了高达50 MSPS采样率的模数转换器。加特兰选择新思科技符合ASIL标准的ARC EM6处理器和ARC MetaWare安全开发工具套件，简化安全关键型汽车芯片的软硬件开发。

新思科技Fusion设计平台和定制设计平台为7LPP芯片和SUB20LPIN硅中介层(silicon interposer)提供支持 通过三星定制化设计流程可以即时为代工厂客户部署。新思科技Fusion设计平台和定制设计平台能够加快原型设计和分析，帮助设计人员应对来自5G、人工智能和高性能计算(HPC)等加速发展市场的上市时间压力。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布与谷歌云(Google...

新思科技近日宣布已完成对DINI Group的收购。

新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令，为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量，Die-to-Die PHY允许将大型芯片分割成较小的芯片，同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充，DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今日宣布平头哥玄铁910处理器采用新思科技HAPS-80原型验证系统。自推出HAPS®-80原型验证系统以来，该产品的发货量已超过3000台。全球100多家公司已部署了HAPS-80系统，包括前十大半导体公司中的九家，用于在广泛的消费者、有线和无线通信、工业、人工智能以及计算和存储应用中加快软件开发和系统验证。这些公司之所以选择HAPS-80系统是因为其具有高性能和成本效益。该系统提供公认的可扩展性，包括数据中心部署、各种输入/输出接口，以及业界长达20多年领先的FPGA综合技术工具集。

新思科技宣布其数字与定制设计平台的数十项创新功能已获得高性能计算(HPC)和移动芯片设计所必需的台积电最先进5nm工艺技术认证。除了高性能计算和移动芯片设计流程认证外，新思科技设计工具还获得台积电业界领先的N5P和N6工艺技术认证，为早期客户设计工作提供支持。

三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段，验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证，并满足AEC-Q100可靠性要求，并支持汽车质量管理。

新思科技与AMD达成一份多年期协议，基于该公司的ZeBu® Server 4仿真系统，加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分，新思科技将会为部署基于AMD霄龙处理器的服务器，优化其ZeBu和VCS®软件。AMD则将借此继续实施其开发战略，利用高性能ZeBu仿真系统提供首批客户支持。AMD和新思科技将会扩大双方成功的仿真合作，在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外，为系统级调试和模拟/混合信号仿真提供支持。

新思科技宣布其VC LP™解决方案被企业移动和信息技术方面的全球领导者三星(Samsung)采用，实现低功耗signoff和静态验证，以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学，使三星能够提升高达5倍的性能和缩减6倍的占用内存，并且与扁平化方式进行的低功耗signoff相比，具有相同的结果质量（QoR）和调试可见性。

Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示，为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性，包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。

新思科技与台积公司(TSMC)达成合作，在其5奈米 FinFET 强化版（N5P）制程技术上开发一系列广泛的DesignWare®接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司5奈米（N5）制程开发的DesignWare IP核解决方案，设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系，为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。

新思科技推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核，该解决方案基于扩展的ARCv2DSP指令集，并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构，该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能，在不显著影响功耗或性能的情况下，帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器，并提供了一个全面的软件编程环境，包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。

新思科技连续9年荣获台积公司接口IP核和工具支持“年度合作伙伴”奖项。

日益增长的汽车功能安全认证需求和日益复杂的车规级IP核和芯片对自动化提出了更高的需求。新思科技推出业界首款统一功能安全验证解决方案，助力旨在实现最高汽车安全等级(ASIL D)的车载IP核和半导体公司尽快通过ISO 26262认证。作为该解决方案的一部分，新思科技引入了VC Functional Safety Manager，利用FMEA/FMEDA实现功能安全分析和故障分析整理的自动化技术，使架构师、IP核设计人员和验证工程师能够加快功能安全验证速度，与传统易出错的手动功能安全验证点工具相比，生产率可提高50%。

人工智能和神经网络正成为研发更安全、更智能、更环保的汽车的关键因素。为了在未来的汽车微控制器中支持AI驱动的解决方案，英飞凌宣布与新思科技合作，在其下一代AURIX微控制器集成一个全新的高性能AI加速器-并行处理单元(PPU),而该PPU采用新思科技DesignWare® ARC® EV处理器IP。

新思科技推出其在台积公司N7工艺上开发的DesignWare® 112G Ethernet PHY IP，支持真正的长距传输，可用于高达800G的网络应用。DesignWare 112G PHY基于新思科技经过多个FinFET工艺流片验证的56G Ethernet PHY，提供在PAM-4信令模式下超过35dB的信道损耗，支持光缆、铜缆和背板互连。特的体系结构，使得每个通道数据速率可以独立配置，灵活地满足各种协议和应用的需求。支持基于ADC和DSP架构的功率调节技术，在低损耗信道中使功率降低20%。

新思科技近日宣布推出业内首个signoff驱动的PrimeECO设计收敛解决方案，以零迭代实现signoff收敛。PrimeECO解决方案将管理无限的signoff场景观测效率与基于增量的集成物理实现和signoff功能的可扩展性独一无二地结合在一起，避免了实现和signoff之间的高成本迭代，从而让芯片设计人员提升10倍的生产效率。

新思科技宣布发布其最新版本的软件安全构建成熟度模型(BSIMM)——BSIMM10。该模型旨在帮助企业规划、执行、完善和评估其软件安全计划(SSIs)。在过去的十年里，新思科技采用BSIMM对185家公司进行了约450次评估，第十个版本反应了观察到的122家公司的软件安全活动。

新思科技的新款DesignWare ARC处理器IP核的新款功能安全(FS)衍生产品。安全增强型处理器组合包括新思科技DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器，涵盖了从超低功耗控制模块到基于人工智能的视觉处理等各种汽车用例。新思科技ARC“FS”内核集成了用于检测系统错误的硬件安全功能，如冗余处理器、纠错码(ECC)、奇偶校验保护、安全监视器和用户可编程窗口看门狗定时器。包括强化安全手册、FMEDA和DFMEA报告在内的完整的安全相关文件，可加快芯片级功能安全评估。此外，新思科技Designware ARC Metaware安全开发工具包（EM22fs、HS4xfs）和Metaware EV安全开发工具包（EV7xfs）还有助于简化符合ISO 26262标准的软件开发。

Synopsys全新的DesignWare® ARC® EV7x嵌入式视觉处理器系列，配备深度神经网络(DNN)加速器，适用于机器学习和人工智能(AI)边缘应用。ARC EV7x视觉处理器集成了多达四个增强视觉处理单元(VPU)和一个DNN加速器（最多拥有14080个MAC），典型条件下可在16纳米FinFET工艺技术中提供高达35 TOPS的性能，是ARC EV6x处理器的4倍。

重点： 三星在采用EUV技术的5LPE工艺上通过了对新思科技Fusion Design Platform 的认证 该解决方案提供功耗、性能和面积优势，加快上市时间...

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布已完成收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic GmbH。

完整的Designware CXL IP核解决方案建立在新思科技硅验证PCI Express 5.0 IP的基础上，降低了设备和主机应用的集成风险。512位CXL控制器支持高效x16链路，以获得最大带宽和极低延迟，硅验证的32 GT/s PHY允许在长距离应用中PVT变化范围内有超过36分贝的信道损耗，符合CXL标准的VC验证IP可验证所有链路配置（最多16通道和32 GT/s数据速率）的I/O、内存访问和一致性协议功能。新思科技CXL控制器、PHY和验证IP解决方案符合CXL 1.1规范，支持所有必需的CXL协议和设备类型。

新思科技近期发布了《金融服务业软件安全状况》报告。数据安全中心Ponemon Institute对金融服务行业当前的软件安全实践进行了独立调查。报告重点呈现了金融服务行业的安全现状及解决安全相关问题的能力。调查显示超过一半的受访机构曾由于不安全的金融服务软件和技术而导致客户敏感信息被盗或系统故障及停机。此外，许多机构难以管理其供应链的网络安全风险，且无法在软件发布前正确评估其安全漏洞。

新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）近日宣布收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic，这项收购完成后将扩大新思科技的汽车解决方案产品组合，满足汽车一级供应商和OEM公司的需求，并增加一支经验丰富的工程师团队，加快技术开发和用户部署。

新思科技与是德科技Ixia共同宣布达成战略合作，利用先进仿真技术和虚拟测试系统，在复杂的网络芯片验证上实现范式转变。双方合作将电路内系统验证转变为可扩展、灵活且精确的虚拟系统验证。新思科技ZeBu虚拟测试系统解决方案支持ZeBu仿真系统和Ixia IxVerify虚拟网络测试工具之间的全功能集成。

新思科技在三星先进FinFET技术节点上部署新思科技Yield Explorer®良率学习平台，用于加速新产品的量产。使用Yield Explorer中的安全数据交换机制，三星能够与用户共享用于良率分析的数据，如芯片设计、晶圆厂和测试的数据，同时维护各方专有信息的机密性。

最新版IC Compiler II通过新一代分布式并行、智能场景管理、高效基础设施扩展和固有核心引擎算法，提供快2倍的吞吐量。
创新型功耗降低技术，包括预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调度，使总功耗降低10%。
新一代基于Arc的统一CCD优化、增强的寄存器流水线、拓扑互连规划和物理感知逻辑再综合可带来5%的面积和时序改进。