新闻中心

要点： 三星与新思科技的合作将协助先进应用开发者加速部署3nm全环栅（GAA）工艺技术...

要点： 业界首创的弹性CPU调配技术可将物理验证签核的成本降低40％ 机器学习驱动的对问题源头的分析可加快设计收敛速度 创新的Explorer LVS...

新思科技与英特尔开展合作，以实现新思科技用于PCI Express 5.0系统（PCIe 5.0）的DesignWare控制器和PHY IP与英特尔未来Xeon可扩展处理器之间的成功系统级互操作性。全系统互操作性是新思科技和英特尔持续合作中的一个重要里程碑，可让整个产业生态系统放心使用两家公司的成熟技术，以加速开发其在高性能计算和人工智能应用中基于PCIe 5.0的产品。新思科技用于PCIe 5.0 的DesignWare IP已获得各主要市场领域客户100多次的采用和验证，与业界其他解决方案相比，可提供最低的延迟和最高的吞吐量IP。

新思科技（Synopsys, Inc.，纳斯达克股票代码： SNPS） 与Samsung Foundry（三星）于近日宣布共同发布经过验证的车载系统参考流程，旨在简化SoC硬件设计，用于符合ISO 26262标准的系统内测试、实施、验证、时序和物理签核。此参考流程面向汽车安全完整性等级 (ASIL) D级的车载系统和高级辅助驾驶系统 (ADAS) 应用。通过与三星密切合作，优化后的新思科技车载参考流程为SoC架构师、设计师以及验证工程师提供完整的差异化设计和IP核解决方案，包括复杂的功能安全 (FuSa) 分析、实施和验证能力。该参考流程采用了新思科技的全面的车载设计流程和与符合ASIL D级标准的功能安全处理器IP核。

新思科技宣布，其行业领先的IC Compiler™ II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元（IPU）硅晶设计的一次性成功。该IPU该芯片设计包含594亿个晶体管，并采用业界7nm先进工艺技术。Graphcore利用新思科技IC Compiler II针对AI硬件设计的超高容量架构和创新技术，加速了其大规模AI处理器的实现。新思科技的RTL-to-GDS流程与最先进的功耗优化能力，以及PrimeTime®延迟计算器等嵌入式黄金签核技术，为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间。