新闻中心
以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项，请使用高级搜索。
Month Year
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
Month Year
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
-
9月19日, 2017年Synopsys经过硅验证的ARC Data Fusion IP子系统、灿芯半导体ASIC设计服务及中芯国际55nm超低功耗工艺三方合作构建物联网平台，将加速物联网相关设备的设计实现
亮点： 该物联网平台集成Synopsys的DesignWare ARC Data Fusion...
-
9月19日, 2017年针对台积公司40纳米低功耗及超低功耗eFlash制程所开发的逻辑库及嵌入式记忆体能提升IoT装置的能源效率
亮点： • DesignWare逻辑库提供功耗优化套件、多位元正反器(multi-bit flip-flop)及超低漏电标准元件(standard...
-
9月16日, 2017年用于台积公司7纳米制程技术的DesignWare 基础及介面IP能加速移动、车用及高效能运算SoC的上市时间
亮点： • 针对台积公司7纳米制程，新思科技已成功完成DesignWare 介面PHY IP的投片(tapeout)，包括USB 3.1/2.0、DisplayPort 1.4、PCI Express 4.0/3.1、 DDR4、MIPI...
-
9月02日, 2017年新型蓝牙低功耗实体层可最多缩小60%低功率物联网设计面积
亮点： · 新思硅验证DesignWare蓝牙低功耗链路层和实体层IP解决方案通过蓝牙5认证，能够确保兼容性和互操作性 ·...
-
8月05日, 2017年用于LPDDR4、MIPI、PCI Express和以太网的DesignWare PHY IP，为ADAS和自动汽车SoC提供更高可靠性
亮点 · 利用16纳米FinFET制造工艺的DesignWare IP针对AEC-Q100进行设计和测试，包括LPDDR4、MIPI D-PHY、PCI Express 3.1和以太网IP ·...
