新闻中心

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 10月28日, 2020年
    高带宽 IP 解决方案将 CXL 能力扩展至基于 Arm 的多处理器核心设计

    新思科技宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议,能够高效接入最新的、具有高度可扩展性的 Arm® Neoverse™ 相干网状网络,从而为一系列高性能计算、数据中心和网络片上系统 (SoC) 提供优化的多芯片 IP 堆栈。 DesignWare CXL IP 支持 AMBA CXS 协议,以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成。新思科技 CXL IP 以 32GT/s 的速度运行,数据宽度为 512 位,支持所有必需的 CXL 协议和设备类型,以满足具体应用要求。该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP。

  • 10月27日, 2020年
    此次合作将利用新思科技DesignWare IP、Verification Continuum和Fusion Design解决方案加速SiMa.ai MLSoC 平台的开发

    新思科技与SiMa.ai开展合作,将其机器学习推理技术大规模引入嵌入式边缘设备。通过此次协作,SiMa.ai采用新思科技的DesignWare® IP、Verification Continuum®平台和Fusion Design Platform™进行MLSoC™开发。MLSoC是针对自动驾驶、监控和机器人等特殊计算机视觉应用而专门设计的平台。

  • 10月21日, 2020年
    DesignWare IP为基于GF 12LP+解决方案的云计算和边缘AI SoC提供显著的性能和功耗优势

    新思科技与GLOBALFOUNDRIES®(GF®)开展合作,开发用于GF的12LP+ FinFET解决方案的广泛DesignWare® IP产品组合,包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程(OTP)非易失性存储器(NVM)IP。DesignWare IP核经过优化,可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。此次合作标志着两家公司之间长期成功合作的又一重要里程碑。

  • 10月15日, 2020年
    DesignWare ARC EM22FS功能安全处理器IP核满足ASIL D随机和系统合规性,将加快汽车SoC级认证

    新思科技宣布DesignWare® ARC® EM22FS功能安全处理器已获得认证,完全符合ISO 26262汽车安全完整性等级(ASIL) D级标准,满足随机硬件故障检测和系统功能安全开发流程要求。完全符合标准意味着客户能够基于此加速其对于汽车安全极为重要的SoC的开发和评估,以符合ISO 26262标准的随机性和系统性要求。

  • 10月13日, 2020年
    集成的DSP增强型ARC处理器支持在新一代耳机中部署高级声音处理功能

    DSP集团选用DesignWare ARC EM5D处理器,是看重其高效的控制和信号处理能力.DSP集团的DBMC2-TWS将强大的混合ANC处理和高级音频功能集成于单个紧凑的低功耗设备.用户可对可扩展的DSP增强型ARC EM处理器系列进行量身定制,以实现性能、功耗和面积的最佳平衡.

  • 10月11日, 2020年
    Elektrobit是首家为新思科技用于汽车ECU的ARC功能安全处理器提供软件的汽车软件公司

    新思科技为汽车行业提供嵌入式互联软件产品的全球供应商Elektrobit (EB)为其符合ASIL-D的DesignWare®ARC® EM及ARC HS功能安全(FS)处理器IP提供EB tresos Classic AUTOSAR软件。基于EB tresos AUTOSAR软件与ARC功能安全处理器配合使用提供的软硬件平台,汽车半导体公司、原始设备制造商和一级供应商能够根据AUTOSAR标准更轻松地开发软件应用。该组合解决方案加速了现代车辆中ADAS、信息娱乐、网关及Vehicle-to-Everything((V2X)系统所需的复杂汽车电子控制单元(ECU)的上市时间。

  • 10月10日, 2020年
    新思科技经验证的设计解决方案支持高性能计算、移动、5G和人工智能芯片,实现最领先功耗和性能表现

    半导体市场日益增长的需求推动最先进芯片制程的发展。新思科技与台积公司开展广泛合作,利用新思科技全流程数字和定制设计平台,有效发挥台积公司 3奈米制程技术(N3)的PPA(功耗、性能和面积)优势,同时加快产品上市时间。新思科技进一步强化关键产品,以支持台积公司 N3制程的进阶要求。其数字和定制设计平台已获得台积公司3奈米制程技术验证。此次验证基于台积公司的最新设计参考手册(DRM)和工艺设计工具包(PDK),是经过广泛合作与严格验证的结果。该验证旨在提供设计解决方案,在获得优化PPA性能的同时加快新一代设计的进程。

  • 10月09日, 2020年
    新思科技3DIC Compiler平台缩短芯片封装协同设计实现系统的设计周转时间

    台积公司认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程。3DIC Compiler可提高先进封装设计生产率。集成Ansys芯片封装协同分析解决方案,可实现可靠的签核和设计实时分析。

  • 9月24日, 2020年
    经验证的56G以太网PHY具有灵活的数据速率,低延迟以及真正长距传输性能

    重点: Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发 具有优化Floorplan的DesignWare...

  • 9月22日, 2020年

    分析公司ESG进行的研究探讨了安全趋势和现代应用程序开发中出现的挑战 2020年9月22日 美国新思科技公司 (Synopsys, Nasdaq:...

每页显示 5102550100