新闻中心
以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项，请使用高级搜索。
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
-
6月25日, 2021年双方合作为下一代HPC、移动、5G和AI设计提供经过功耗和性能优化的解决方案
要点： 新思科技的设计解决方案获得台积公司最新3纳米工艺技术DRM和SPICE模型认证 基于新思科技的Fusion Design Platform和Custom Design Platform...
-
6月10日, 2021年完整的DesignWare Die-to-Die控制器和PHY IP核解决方案可大幅提升性能，从而在高性能计算、AI和网络SoC中实现裸晶芯片间的高效连接
完整的DesignWare Die-to-Die控制器和PHY IP核解决方案可大幅提升性能，从而在高性能计算、AI和网络SoC中实现裸晶芯片间的高效连接。
-
6月08日, 2021年DesignWare基础和接口IP为企业SSD SoC提供一次性成功流片的低风险路径
新思科技近日宣布，深圳大普微电子科技有限公司（DapuStor）使用新思科技经过硅验证的DesignWare®基础和接口IP产品组合，成功实现了其Nida5 企业级固态硬盘（SSD）和DPU600（SoC）的批量生产。新思科技的DesignWare IP协助DapuStor达成数据中心系统所需的性能、功耗和面积，并在新思技术专家的快速响应支持下加快了设计进度。
-
6月08日, 2021年创新的Intelligent Orchestration提供自动安全测试工作流程, 优化DevOps管道的速度和效率
新思科技推出了Intelligent Orchestration解决方案——专门的应用安全自动化管道，优化速度和效率，可确保在正确的时间执行适当的安全测试。
-
6月04日, 2021年70亿门容量的ZeBu云赋能复杂网络片上系统（SoC, System on Chip）验证的全芯片调试
新思科技近日宣布Xsight Labs已采用新思科技ZeBu®Server 4仿真解决方案成功验证其X1智能网络交换机处理器。
-
6月02日, 2021年新思科技下一代解决方案可提供10 MHz性能，以实现功耗感知仿真和系统级调试
重点： 业内首个10 MHz硬件仿真解决方案—ZeBu EP1 业内首个SoC功耗感知硬件仿真系统—ZeBu Empower...
-
6月02日, 2021年全面运算为中心的解决方案集成了新思科技的设计、验证和IP产品组合，助力高端消费设备实现更优性能功耗比
全面运算为中心的解决方案集成了新思科技的设计、验证和IP产品组合，助力高端消费设备实现更优性能功耗比 加利福尼亚州山景城2021年6月2日...
-
5月31日, 2021年通过架构定向优化，加速Arm Neoverse V1和N2平台开发并提供优于同类的性能功耗比
新思科技Fusion Compiler RTL-to-GDSII解决方案基于单一数据模型的独特基础架构，与单壳超融合优化架构相结合，可为基于Arm架构的先进CPU内核释放更大PPA潜力
Fusion Compiler内部紧密集成的综合技术可提供全流程设计探索，帮助开发者快速收敛到理想SoC架构中
卓越的设计能力和吞吐量，以及先进的分级方法，可加快大核开发时间并缩短上市时间 -
5月17日, 2021年提供黄金签核准确度与10倍云优化性能，可加快周转时间并降低硬件成本
要点： 集成PrimeSim仿真技术、PrimeTime 签核 STA验证、用于多种PVT的SmartScaling，可生成高质量库，以实现更快的设计收敛 PrimeLib...
-
5月14日, 2021年
新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布完成对10G至800G数据速率的以太网数字控制器IP核公司MorethanIP的收购。
-
5月13日, 2021年南亚科技选择采用新思科技Custom Design Platform，以加速面向移动、汽车、消费和工业市场的下一代存储器设计
南亚科技选择采用新思科技Custom Design Platform，以加速面向移动、汽车、消费和工业市场的下一代存储器设计。
-
5月07日, 2021年Arm与新思科技扩展在EDA平台、IP和参考流程方面的战略协议，旨在为Arm下一代Neoverse V1和N2平台降低风险并优化PPA
Arm与新思科技扩展在EDA平台、IP和参考流程方面的战略协议，旨在为Arm下一代Neoverse V1和N2平台降低风险并优化PPA。
-
5月06日, 2021年通过下一代架构和GPU/CPU异构计算加速，仿真速度提升10倍
新思科技近日在其世界用户大会（SNUG）上宣布推出PrimeSim™Continuum解决方案。该方案是电路仿真技术的统一工作流程，可加速超收敛设计的创建和签核。 PrimeSim Continuum是新思科技定制设计平台的基础，以下一代SPICE和FastSPICE架构为基础，是业界唯一经过验证的GPU加速技术，为设计团队提供10倍的运行时间提升和黄金签核精度。PrimeSim Continuum可提供由领先仿真引擎组成的一体化解决方案，其中包括PrimeSim™ SPICE、PrimeSim™ Pro、PrimeSim™ HSPICE® 和PrimeSim™ XA。PrimeWave™设计环境可实现围绕所有PrimeSim引擎的无缝模拟体验，提供全面的分析、更高的效率，并且易于使用。
-
4月29日, 2021年通过对超过1,500个商业代码库进行分析，发现开源安全、许可证合规性和维护问题依然很普遍
新思科技 (Synopsys, Nasdaq: SNPS)近日发布了《2021年开源安全和风险分析》报告（OSSRA）。该报告由新思科技网络安全研究中心（CyRC）制作，研究了由Black Duck®审计服务团队执行的对超过1,500个商业代码库的审计结果。报告重点介绍了在商业应用程序中开源应用的趋势，并且提供了见解，以帮助企业和开源开发者更好地了解他们所处的互联软件生态系统。这份报告也详细地介绍了非托管开源所带来的安全隐患，包括安全漏洞、过期或废弃的组件以及许可证合规性问题。
-
4月28日, 2021年符合ISO 26262标准的tRoot硬件安全模块和ARC安全处理器增加了功能安全特性，以保护SoC免受数据篡改和物理攻击
新思科技推出DesignWare tRoot™硬件安全模块（HSM）和ARC® SEM130FS功能及信息安全处理器IP解决方案，两者均集成功能安全特性，可加速汽车片上系统 (SoC) 的ISO 26262认证。
-
4月22日, 2021年AI驱动设计系统DSO.ai可自动识别汽车芯片设计中的理想PPA解决方案
新思科技与瑞萨电子（Renesas）合作，将DSO.ai设计系统引入先进汽车芯片设计; 创新的强化学习技术可大幅扩展对芯片设计工作流程中的选项探索 ; DSO.ai已被证明可自动收敛到性能、功耗、面积（PPA）目标，从而可提高设计团队的整体效率。
-
4月21日, 2021年新思科技Custom Compiler与是德 RFPro解决方案同时部署在CoreHW上，可实现更高效率、更快设计闭合和分析。
新思科技与是德科技开展合作，无缝整合是德科技的RFPro解决方案与新思科技的Custom Compiler™解决方案，助力共同客户进行5G片上系统（SoC）设计。通过整合，基于新思科技定制设计平台的完整定制设计流程新增了电磁 (EM) 分析功能，并已获得半导体设计公司CoreHW的采用，以加速先进射频芯片的设计、提取、仿真和交付。
-
4月20日, 2021年借助此项收购，新思科技将能提供完整的以太网IP解决方案，包括应用于200G/400G和800G高性能计算SoC的MAC、PCS和112G PHY。
借助此项收购，新思科技将能提供完整的以太网IP解决方案，包括应用于200G/400G和800G高性能计算SoC的MAC、PCS和112G PHY。
-
4月07日, 2021年HAPS-100在性能和企业级可扩展性方面具有独特创新优势，在执行复杂片上系统（SoC）的软硬件验证时，原型性能可提高2倍，调试性能可提高4倍
要点： 为软件开发和系统验证提供更高性能，其中复杂的SoC可达到20-50 MHz，接口IP最高达500 MHz...
-
4月06日, 2021年双方的合作旨在为图形处理、增强虚拟现实、汽车和高性能计算等应用实现更快的物理签核
新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）近日宣布，其IC...
-
3月26日, 2021年
DesignWare处理器IP核的集成助力京瓷公司实现超级分辨率图像处理SoC一次流片成功 加州山景城2021年3月26日 /美通社/ -- 要点：...
-
3月24日, 2021年获奖论文着重介绍了如何通过新思科技Fusion Compiler RTL-to-GDSII实现系统解决方案，赋能5nm制程工艺技术并优化结果质量（QoR）
新思科技（Synopsys, Inc.,...
-
3月23日, 2021年
该平台可及早发现错误并优化代码，提升与Design Compiler、VCS和ZeBu的兼容性 加利福尼亚州山景城, 2021年3月23日 /美通社/ -- 要点：...
3月22日, 2021年面向PCI Express 6.0的DesignWare IP提供64GT/s的数据速率，延迟性低，适用于高性能计算、AI和存储SoC要点： DesignWare控制器、PHY和验证IP支持PCI Express 6.0规范中的最新功能，支持早期SoC开发...
