新闻中心

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 12月12日, 2019年
    ISO 26262认证的、符合ASIL标准的ARC EM处理器IP核助力加特兰加快通过下一代毫米波雷达芯片的安全认证

    基于新思科技DesignWare® ARC® EM处理器IP核,加特兰新一代先进CMOS毫米波(MMW)雷达芯片Alps进入大规模量产。加特兰全新Alps芯片系列最多包含四个发射通道、四个接收通道和一个高度可配置的波形发生器,还集成了高达50 MSPS采样率的模数转换器。加特兰选择新思科技符合ASIL标准的ARC EM6处理器和ARC MetaWare安全开发工具套件,简化安全关键型汽车芯片的软硬件开发。

  • 12月09日, 2019年
    新思科技和三星携手提供定制化解决方案,为5G、人工智能和高性能计算应用提供支持

    新思科技Fusion设计平台和定制设计平台为7LPP芯片和SUB20LPIN硅中介层(silicon interposer)提供支持 通过三星定制化设计流程可以即时为代工厂客户部署。新思科技Fusion设计平台和定制设计平台能够加快原型设计和分析,帮助设计人员应对来自5G、人工智能和高性能计算(HPC)等加速发展市场的上市时间压力。

  • 12月05日, 2019年
    VCS仿真工作可在谷歌云上运行,有助于扩展验证资源,加快收敛速度。

    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布与谷歌云(Google...

  • 12月04日, 2019年

    新思科技近日宣布已完成对DINI Group的收购。

  • 12月03日, 2019年
    DesignWare Die-to-Die PHY支持在大型、多芯片模块设计中实现超短距离连接

    新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令,为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量,Die-to-Die PHY允许将大型芯片分割成较小的芯片,同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充,DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。

每页显示 5102550100