新闻中心

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 11月13日, 2019年
    Astera Labs提供业界首个商业推广的PCIe 5.0计时器芯片

    Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。

  • 11月12日, 2019年
    接口和基础IP核支持在台积公司N5P工艺上开发下一波低功耗移动和高性能云计算芯片

    新思科技与台积公司(TSMC)达成合作,在其5奈米 FinFET 强化版(N5P)制程技术上开发一系列广泛的DesignWare®接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司5奈米(N5)制程开发的DesignWare IP核解决方案,设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系,为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。

  • 11月07日, 2019年
    DesignWare ARC VPX5和VPX5FS DSP处理器整合了超宽矢量架构,加快高度并行的汽车、传感器融合和通信应用。

    新思科技推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核,该解决方案基于扩展的ARCv2DSP指令集,并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构,该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能,在不显著影响功耗或性能的情况下,帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器,并提供了一个全面的软件编程环境,包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。

  • 10月31日, 2019年

    新思科技连续9年荣获台积公司接口IP核和工具支持“年度合作伙伴”奖项。

  • 10月29日, 2019年
    VC Functional Safety Manager 可将ISO 26262 安全认证中安全分析方法FMEA/FMEDA和故障分析整理工作量减少50%

    日益增长的汽车功能安全认证需求和日益复杂的车规级IP核和芯片对自动化提出了更高的需求。新思科技推出业界首款统一功能安全验证解决方案,助力旨在实现最高汽车安全等级(ASIL D)的车载IP核和半导体公司尽快通过ISO 26262认证。作为该解决方案的一部分,新思科技引入了VC Functional Safety Manager,利用FMEA/FMEDA实现功能安全分析和故障分析整理的自动化技术,使架构师、IP核设计人员和验证工程师能够加快功能安全验证速度,与传统易出错的手动功能安全验证点工具相比,生产率可提高50%。

每页显示 5102550100