新闻中心

以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。

高级搜索
  • 4月03日, 2019年
    将新思科技ARC EM处理器与博码物联经过硅验证的射频收发器相整合,加快开发LTE Cat NB2 SoC

    高效NB-IoT调制解调器解决方案,整合了超低功耗新思科技DesignWare ARC EM9D 处理器IP,以及NB-IoT标准基带和协议堆栈,提供可迅速适应软件标准不断演化的调制解调器。博码物联的LTE Cat NB1/NB2 Rel.14射频收发器已通过40nm工艺硅验证,支持所有NB-IoT标准的高低频段。

  • 4月02日, 2019年
    保护嵌入式系统免受不断演变的威胁侵扰,支持为高性能应用程序创建安全隔离的环境。

    针对ARC HS3x和HS4x处理器的全新增强安全套件支持在高性能嵌入式应用程序中创建安全的环境。
    提供数据完整性保护,检测故障注入攻击,帮助防止黑客绕过安全启动检查。
    多个特权等级和基于MPU的访问控制隔离应用程序,使SoC不易受到攻击。
    集成看门狗定时器可检测因篡改而导致的故障并使系统恢复正常。

  • 3月27日, 2019年
    降低7nm设计的功耗、提高性能并缩短上市时间

    加快部署7nm Fusion Design Platform,在具有挑战性的设计方面,不仅设计实现质量提升了20%,设计收敛速度也提高了两倍多。Fusion Design Platform重新定义了传统的设计工具界限,将最佳逻辑综合和布局布线、行业金牌signoff与新一代可测性设计技术进行整合,提供最可预测的7nm全流程收敛方案,最大程度上减少了迭代次数

  • 3月26日, 2019年
    突破性Explorer DRC、Live DRC和融合技术大幅提高生产力,带来无与伦比的优势

    行业领先的扩展能力,可扩展至2000多个核心,数小时内实现全芯片物理signoff。
    Explorer DRC创新技术在SoC集成期间将DRC速度加快5倍。
    IC Validator NXT物理signoff技术已被多个客户部署到云端,确保按进度完成流片。
    搭载IC Compiler II的融合技术与结合Custom Compiler的Live DRC助物理signoff加速完成。

  • 3月23日, 2019年
    Fusion Compiler继续获得市场领先半导体公司的认可

    Fusion Compiler部署在瑞萨电子包括高端SoC和任务关键型微控制器IC设计的高端汽车组合中。
    独特的全流程共用数据模型,加上统一的优化架构,提供同类最佳的时序和功耗设计实现质量(QoR)和最佳设计面积。
    无人可比的容量和吞吐量可实现具有数百万例化单元的设计,带来最高的设计效率和最快的上市时间

  • 3月22日, 2019年
    针对USB内置覆盖率、验证计划、协议层调试和源码测试套件的原生态SystemVerilog VIP

    新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布推出业界首个子系统验证解决方案验证IP(VIP)和UVM源代码测试套件,以支持最新的USB4规范。USB4包括使用现有USB Type-C™连接器的双通道操作,该连接器可以通过新的认证电缆传输高达40Gbps数据。USB4还支持Thunderbolt™ 3,并扩展了USB功能以包括新的显示功能。

  • 3月20日, 2019年
    新思科技DesignWare基础、模拟和接口IP组合可加快ADAS、动力传动、5G和雷达汽车SoC的ISO 26262认证

    面向GLOBALFOUNDRIES 22FDX®工艺汽车1级和2级温度操作的新思科技DesignWare IP包括逻辑库、嵌入式存储器、数据转换器、LPDDR4、PCI Express 3.1、USB 2.0/3.1和MIPI D-PHY IP。
    新思科技IP解决方案针对22FDX工艺执行更多汽车级设计规则,满足可靠性和15年汽车操作要求。
    新思科技支持AEC-Q100温度级和ISO 26262 ASIL Readiness的IP可加快SoC可靠性和功能安全评估。

  • 3月14日, 2019年
    新平台支持从开发到部署阶段全面的应用程序安全性

    美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布发布其全新的Polaris软件完整性平台。Polaris软件完整性平台将新思科技软件质量与安全的产品和服务的强大功能整合到一个集成解决方案中,帮助安全和开发团队更快地构建安全、优质的软件。

  • 3月07日, 2019年
    Fusion Design Platform成功促进三星代工厂完成业界首个全环栅晶体管片上系统的设计定案。紧密合作推动了持续创新,加快了下一代工艺技术的发展。

    广泛合作让新思科技与三星代工厂(Samsung Foundry)成功使用经硅验证的全环栅场效应晶体管,推出下一代晶体管技术。使用新思科技Fusion Design Platform(包括Design Compiler、IC Compiler II、PrimeTime和StarRC)得到的目标功耗、性能与面积通过了全流程的验证。IC Compiler II实现了高效的工艺实现路径查找,这是展示下一代技术可行性的关键。

  • 3月06日, 2019年
    加速IoT、传感器融合和语音识别应用的软件开发。集成式软硬件平台使开发人员能够针对基于ARC EM处理器的SoC快速开发和调试软件。

    DesignWare ARC EM软件开发平台提供包含软硬件配置信息的可下载平台套件,加速所有基于ARC EM设计的软件开发和调试。
    包含常用外设和接口,如USB、SD卡、蓝牙(BT4.0)、WiFi (802.11abgn)、9D运动传感器数字麦克风输入和模拟到数字转换器(ADC)。
    可通过Pmod、Arduino和mikroBUS连接器扩展,使开发人员能够轻松地添加新功能,如显示器、温度传感器和通信接口。
    新思科技embARC开放软件平台提供预先验证的开源软件,包括驱动器、FreeRTOS操作系统、中间件和示例。

  • 3月04日, 2019年
    硅验证 IP组合可满足人工智能处理、内存、连接和安全要求,同时加速汽车功能安全评估

    新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布,飞步科技选择了经过硅验证的新思科技DesignWare®接口、安全、ARC® EM Safety Island处理器以及嵌入式存储器测试与修复IP组合,用于其先进汽车应用上的高性能人工智能(AI)芯片(SoC)。

  • 1月14日, 2019年
    经硅验证的DesignWare IP for PCI Express 4.0实现16 GT/s数据传输速率,满足人工智能推理输出要求

    Habana Labs 已使用DesignWare®控制器和 PHY IP Solutions for PCI Express® 4.0 实现了其 Goya™ 推理处理器片上系统(SoC)一次投片成功。经硅验证的IP运行数据速率为16 GT/s,支持 PCI Express 4.0 规格的所有关键特性,并兼容 PCI Express 3.0,让 Habana Labs 满足了其人工智能(AI)芯片所需的实时数据连接性。

  • 12月19日, 2018年
    各种制造挑战以及对超低功耗的需求,促使 Liberty 和互连技术标准进一步丰富

    Liberty为超低功耗应用扩展了最佳质量设计,扩展寄生参数提取建模,用于先进的过程和设备技术。与技术创新者合作,推动2nm及以下流程的建模标准。技术顾问委员会包括Arm,NVIDIA,Qualcomm,TSMC等。

  • 12月10日, 2018年
    双方合作旨在减少亚3nm工艺中的寄生变异。

    通过功能强大的QuickCap NX 3D场解算器接口,实现有重点的实验,缩短周转时间
    对寄生变化的延迟敏感度进行创新建模,精确到用户指定的目标范围内
    持续合作,推动2nm工艺的发展

  • 11月06日, 2018年
    Design Compiler NXT将运行时间缩短2倍,QoR提高5%,并支持5nm及更先进的工艺节点

    重点: Design Compiler...

  • 11月06日, 2018年
    全新 RTL-to-GDSII 产品通过Fusion of Synthesis 和布局布线重新定义 IC 设计

    重点: Fusion Compiler 是业界唯一的 RTL-to-GDSII 产品,采用统一、可扩展的数据模型,搭载同类最佳优化引擎,以及基于业界 golden signoff 工具的分析能力。

  • 10月30日, 2018年
    DesignWare STAR 存储器系统利用新算法减少基于嵌入式 MRAM 的设计缺陷以实现制造产量最大化

    美国加利福尼亚山景城,2018 年 10 月 30 日-- 亮点: DesignWare STAR 存储器系统的嵌入式 MRAM...

  • 10月29日, 2018年
    SpyGlass DFT ADV指导设计变更以提升ISO 26262指标

    美国加利福尼亚山景城,2018 年 10 月 29 日-- 亮点: SpyGlass DFT ADV 根据软错误产生的影响,计算I SO 26262 单点故障指标(SPFM) RTL...

  • 10月26日, 2018年
    报告剖析了 120 家企业在过去 10 年的软件安全计划突出了云转型的影响和软件安全社区的发展。

    美国加利福尼亚州山景城,2018 年 10 月 26 日 -- 新思科技公司 (Synopsys, Nasdaq: SNPS)...

  • 10月24日, 2018年
    全新 DesignWare 存储器接口 IP 适用于人工智能、汽车和移动设备芯片。

    重点: 业界首款 LPDDR5 控制器、PHY、验证 IP 解决方案,支持高达 6400 Mbps 的数据速率,面积减少40% 以上。 完整的 DDR5 IP 解决方案支持高达 4800 Mbps...

  • 10月23日, 2018年
    新平台将模拟电路仿真速度提高 3 倍,并通过新型 Fusion 技术加速 AMS 设计。

    重点: FineSim SPICE 2018.09 将模拟电路运行速度提高 3 倍,增加 RF 分析功能。 Custom Compiler 的 Extraction Fusion 与 StarRC 提供早期寄生参数,实现精确前仿真。

  • 10月15日, 2018年
    支持最新AI 芯片架构,实现云计算和边缘计算应用最佳性能和功耗要求

    重点: 智能映射与优化AI芯片架构的CNN,从而满足高性能和低功耗的平衡。 Platform Architect...

  • 10月03日, 2018年
    新思科技荣获接口IP、联合开发5nm设计基础架构、联合开发VDE云解决方案以及联合交付WoW设计解决方案共四项合作伙伴奖

    重点: 新思科技连续8年荣获TSMC接口IP和工具支持“年度合作伙伴奖”。...

  • 10月03日, 2018年
    TSMC与新思科技合作为TSMC WoW和CoWoS封装技术提供设计流程

    重点: 新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。...

  • 10月01日, 2018年
    此项认证为先进客户设计提供了经过验证的、可随时投产的流程

    重点: IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。 StarRC、PrimeTime和PrimeTime...

每页显示 5102550100