新闻中心

新思科技（Synopsys, Inc.,...

该平台可及早发现错误并优化代码，提升与Design Compiler、VCS和ZeBu的兼容性 加利福尼亚州山景城, 2021年3月23日 /美通社/ -- 要点：...

要点： DesignWare控制器、PHY和验证IP支持PCI Express 6.0规范中的最新功能，支持早期SoC开发...

双方的合作旨在推动为中国市场带来基于国内芯片制造工艺的全套DesignWare IP产品组合 中国上海, 2021年3月16日...

中国上海, 2021年3月16日...

ZeBu Empower可采用AI、5G、数据中心和移动SoC应用的真实软件工作负载，在数小时内完成功耗验证周期 加利福尼亚州山景城2021年3月3日 /美通社/ --...

新思科技 （Synopsys, Inc., 纳斯达克股票代码： SNPS）近日宣布， DesignWare®112G EthernetPHY IP已获得在5nm...

DesignWare IDE安全IP模块可防范高性能云计算SoC中的数据篡改和物理攻击 加利福尼亚州山景城2021年2月5日 /美通社/ -- 要点：...

新思科技近日宣布欧洲领先的IC设计服务咨询公司Sondrel已采用新思科技Fusion Design™和Verification Continuum®平台，以加速设计和验证其用于智能汽车、人工智能、机器学习、物联网、消费类AR/VR游戏和安全应用的大型复杂片上系统（SoC）设计。Sondrel计划采用新思科技设计和验证平台中解决方案，为其客户带来低功耗的芯片设计。

新思科技发布《美国不良软件质量成本：2020年报告》。该报告由新思科技共同发起，由信息与软件质量联盟(CISQ)编制。CISQ制定国际标准以实现软件质量测量自动化，并促进安全、可靠和可信赖的软件开发和可持续性。报告显示2020年，美国不良软件质量成本(CPSQ)约为2.08万亿美元。导致不良软件质量的原因包括软件故障、开发项目失败、遗留系统问题、技术债务和软件可利用的弱点和漏洞造成的网络犯罪等。

新思科技和Socionext（索喜科技）今日宣布扩展双方合作，基于新思科技的DesignWare® IP组合，Socionext还将使用新思科技的HBM2E IP，以在人工智能和高性能计算（HPC）)应用中实现最大的内存吞吐量。新思科技的HBM2E IP运行速度为3.6Gbps，能够满足Socionext创新AI引擎和加速器片上系统（SoC）对于容量、功耗和计算性能的严苛要求。新思科技的IP提供了高效的异构集成和最短的2.5D中介层封装连接。

新思科技宣布其在Forrester Wave™发布的《2021年第一季度静态应用安全测试》报告中被评为领导者。报告分析了12家在静态应用安全测试（SAST）市场最有影响力的供应商，并且根据三个高级类别中的28条标准对他们进行评估：现有产品、策略和市场占有率。在12家供应商中，新思科技Coverity静态分析解决方案在“现有产品”类别中获得最高分，并且在“策略”类别中名列前三。

新思科技宣布AImotive已采用新思科技VCS®仿真和Verdi®调试（Verification Continuum®平台的一部分）来验证其运用于自动驾驶的创新性aiWare™神经网络（NN）加速硬件IP。AImotive正在构建一套全面的硬件和软件互补技术组合，协助汽车OEM公司和一级供应商快速开发和部署大批量生产解决方案。AImotive的产品包括模块化自动化驾驶软件栈aiDrive™，以及基于其物理精确型渲染引擎专有技术而打造的一款全面仿真和设计验证环境aiSim™。aiWare硬件IP是高度优化的神经网络加速硬件IP，主要针对以摄像头为中心的AI解决方案。

新思科技与三星开展合作，基于新思科技Fusion Design Platform™提供经认证的数字实现、时序和物理签核参考流程，以加速高性能计算（HPC）设计。通过该全新的经认证参考流程，开发者可以利用新思平台的自动化功能和集成优势来提高其工作效率，同时在三星的先进工艺节点上实现其设计目标。

新思科技近日宣布与三星晶圆厂合作开发、验证了30 多款全新的可互操作工艺设计套件 (iPDK) 。凭借丰富的 iPDK 库，新思科技定制设计平台可适于各种不同的先进和传统工艺技术。完整的 iPDK 可让用户解锁高级功能，从而加速和拓宽开发者对新工艺节点的使用，促进设计复用并实现进一步创新。

要点： 双方合作包括多个签核域和跨库特征提取，以加速设计收敛...

新思科技（Synopsys, Inc., 纳斯达克股票代码：SNPS）近日宣布亚马逊公司旗下云计算服务平台（Amazon Web Services,...

要点： 新思科技作为IBM AI硬件研究中心的首席EDA和IP合作伙伴，与IBM开展的独特合作已经实现硅验证和性能的极大改进...

要点： 联合开发的VDK支持英飞凌下一代AURIX TC4xx 32位微控制器，集成了并行处理单元可实现有竞争力的强大人工智能算法和高速控制环路...

CXL 2.0 VIP解决方案具备内置覆盖率分析、验证计划、内存感知调试和性能分析等的功能 加利福尼亚山景城2020年12月18日 /美通社/ -- 新思科技（Synopsys,...

新思科技（Synopsys, Inc.，Nasdaq:...

要点： 三星与新思科技的合作将协助先进应用开发者加速部署3nm全环栅（GAA）工艺技术...

要点： 业界首创的弹性CPU调配技术可将物理验证签核的成本降低40％ 机器学习驱动的对问题源头的分析可加快设计收敛速度 创新的Explorer LVS...

新思科技与英特尔开展合作，以实现新思科技用于PCI Express 5.0系统（PCIe 5.0）的DesignWare控制器和PHY IP与英特尔未来Xeon可扩展处理器之间的成功系统级互操作性。全系统互操作性是新思科技和英特尔持续合作中的一个重要里程碑，可让整个产业生态系统放心使用两家公司的成熟技术，以加速开发其在高性能计算和人工智能应用中基于PCIe 5.0的产品。新思科技用于PCIe 5.0 的DesignWare IP已获得各主要市场领域客户100多次的采用和验证，与业界其他解决方案相比，可提供最低的延迟和最高的吞吐量IP。

新思科技（Synopsys, Inc.，纳斯达克股票代码： SNPS） 与Samsung Foundry（三星）于近日宣布共同发布经过验证的车载系统参考流程，旨在简化SoC硬件设计，用于符合ISO 26262标准的系统内测试、实施、验证、时序和物理签核。此参考流程面向汽车安全完整性等级 (ASIL) D级的车载系统和高级辅助驾驶系统 (ADAS) 应用。通过与三星密切合作，优化后的新思科技车载参考流程为SoC架构师、设计师以及验证工程师提供完整的差异化设计和IP核解决方案，包括复杂的功能安全 (FuSa) 分析、实施和验证能力。该参考流程采用了新思科技的全面的车载设计流程和与符合ASIL D级标准的功能安全处理器IP核。

新思科技宣布，其行业领先的IC Compiler™ II布局布线解决方案成功协助Graphcore实现第二代Colossus MK2 GC200智能处理单元（IPU）硅晶设计的一次性成功。该IPU该芯片设计包含594亿个晶体管，并采用业界7nm先进工艺技术。Graphcore利用新思科技IC Compiler II针对AI硬件设计的超高容量架构和创新技术，加速了其大规模AI处理器的实现。新思科技的RTL-to-GDS流程与最先进的功耗优化能力，以及PrimeTime®延迟计算器等嵌入式黄金签核技术，为Graphcore设计团队提供了优越的PPA和最快的设计收敛时间。

新思科技（Synopsys，纳斯达克股票代码：SNPS）近日宣布，其3DIC...

新思科技推出业界最全面的虚拟原型解决方案，以加速电力电子系统从概念到电子部件验证再到大型复杂系统的设计速度。SaberEXP作为该解决方案的一部分，可为电源设备（如电源转换器和电机驱动器）早期设计提供快速的仿真收敛和更高的生产力，并可向新思科技面向高精度大型系统设计行业领先的电力电子工具SaberRD提供无缝输出流程。

新思科技发布其最新版本的软件安全构建成熟度模型(BSIMM)——BSIMM11。该模型旨在帮助企业规划、执行、评估和完善其软件安全计划(SSI)。BSIMM11反应了观察到的130家公司的软件安全活动，覆盖多个垂直行业，包括金融服务、金融科技、独立软件供应商(ISV)、云、医疗保健、物联网、保险及零售等。BSIMM11描述了8,457名软件安全专家的工作成果，这些成果对超过49万名开发人员有指导作用。

新思科技连续10年荣获台积公司介面IP和设计工具支持“开放创新平台合作伙伴奖”奖项。在介面IP领域的协同合作、3奈米设计基础架构的联合开发、3DIC设计生产率解决方案以及高度可扩展的云上时序签核受到肯定。

新思科技与Nestwave达成合作，将Nestwave的软核GPS导航IP与新思科技的DesignWare® ARC®物联网通信IP子系统相结合，形成一个完整的低功耗全球导航卫星系统(GNSS)解决方案，并集成到物联网调制解调器中。这项合作将为设计人员提供高效节能、高精度的GPS解决方案，适用于以电池供电的设备，且无需购买专用的GNSS芯片。

新思科技推出业界首个以数据分析驱动的硅生命周期管理（SLM）平台，能够实现对SoC从设计阶段到最终用户部署的全生命周期优化，此举旨在扩大公司在整个设计生命周期中的行业领导地位。SLM平台与新思科技市场领先的Fusion Design（融合设计）工具紧密结合，将在整个芯片生命周期提供关键性能、可靠性和安全性方面的深入分析。这将为SoC团队及其客户带来全新高度的视角，提升其在设备和系统生命周期的每个阶段实现优化操作的能力。

新思科技宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议，能够高效接入最新的、具有高度可扩展性的 Arm® Neoverse™ 相干网状网络，从而为一系列高性能计算、数据中心和网络片上系统 (SoC) 提供优化的多芯片 IP 堆栈。 DesignWare CXL IP 支持 AMBA CXS 协议，以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成。新思科技 CXL IP 以 32GT/s 的速度运行，数据宽度为 512 位，支持所有必需的 CXL 协议和设备类型，以满足具体应用要求。该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP。

新思科技与SiMa.ai开展合作，将其机器学习推理技术大规模引入嵌入式边缘设备。通过此次协作，SiMa.ai采用新思科技的DesignWare® IP、Verification Continuum®平台和Fusion Design Platform™进行MLSoC™开发。MLSoC是针对自动驾驶、监控和机器人等特殊计算机视觉应用而专门设计的平台。

新思科技与GLOBALFOUNDRIES®（GF®）开展合作，开发用于GF的12LP+ FinFET解决方案的广泛DesignWare® IP产品组合，包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程（OTP）非易失性存储器（NVM）IP。DesignWare IP核经过优化，可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。此次合作标志着两家公司之间长期成功合作的又一重要里程碑。

新思科技宣布DesignWare® ARC® EM22FS功能安全处理器已获得认证，完全符合ISO 26262汽车安全完整性等级(ASIL) D级标准，满足随机硬件故障检测和系统功能安全开发流程要求。完全符合标准意味着客户能够基于此加速其对于汽车安全极为重要的SoC的开发和评估，以符合ISO 26262标准的随机性和系统性要求。

DSP集团选用DesignWare ARC EM5D处理器，是看重其高效的控制和信号处理能力.DSP集团的DBMC2-TWS将强大的混合ANC处理和高级音频功能集成于单个紧凑的低功耗设备.用户可对可扩展的DSP增强型ARC EM处理器系列进行量身定制，以实现性能、功耗和面积的最佳平衡.

新思科技为汽车行业提供嵌入式互联软件产品的全球供应商Elektrobit （EB）为其符合ASIL-D的DesignWare®ARC® EM及ARC HS功能安全(FS)处理器IP提供EB tresos Classic AUTOSAR软件。基于EB tresos AUTOSAR软件与ARC功能安全处理器配合使用提供的软硬件平台，汽车半导体公司、原始设备制造商和一级供应商能够根据AUTOSAR标准更轻松地开发软件应用。该组合解决方案加速了现代车辆中ADAS、信息娱乐、网关及Vehicle-to-Everything((V2X)系统所需的复杂汽车电子控制单元(ECU)的上市时间。

半导体市场日益增长的需求推动最先进芯片制程的发展。新思科技与台积公司开展广泛合作，利用新思科技全流程数字和定制设计平台，有效发挥台积公司 3奈米制程技术（N3）的PPA（功耗、性能和面积）优势，同时加快产品上市时间。新思科技进一步强化关键产品，以支持台积公司 N3制程的进阶要求。其数字和定制设计平台已获得台积公司3奈米制程技术验证。此次验证基于台积公司的最新设计参考手册(DRM)和工艺设计工具包(PDK)，是经过广泛合作与严格验证的结果。该验证旨在提供设计解决方案，在获得优化PPA性能的同时加快新一代设计的进程。

台积公司认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程。3DIC Compiler可提高先进封装设计生产率。集成Ansys芯片封装协同分析解决方案，可实现可靠的签核和设计实时分析。

重点： Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发 具有优化Floorplan的DesignWare...

分析公司ESG进行的研究探讨了安全趋势和现代应用程序开发中出现的挑战 2020年9月22日 美国新思科技公司 (Synopsys, Nasdaq:...

重点： 云优化IC Validator可在约4000个AMD EPYC™核上扩展物理验证，以提供夜间全芯片DRC运行时间 独特的弹性CPU管理让计算资源得到最优利用...

NSITEXE采用新思科技HAPS®-80原型验证解决方案，来开发其当前以及下一代数据流处理器(DFP) IP产品组合。HAPS-80为NSITEXE基于RISC-V的加速器提供软件开发和系统验证所需的高性能，该加速器能为车辆控制微型计算机提供复杂的512位矢量处理单元。基于由HAPS的可移植性，NSITEXE能够通过预先配置好的HAPS-80系统运行其DFP处理器IP从而迅速与其半导体客户展开合作。

新思科技推出业界首个用于Double Date Rate 5 (DDR5) DRAM/DIMM且符合JEDEC DDR5 (JESD79-5)标准的验证IP...

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布推出业界最全面虚拟原型解决方案用于开发电动汽车电子硬件和软件。虚拟原型解决方案使开发者能够更早地启动开发工作，提高开发效率，并迅速对电动汽车电子系统进行规模验证。该解决方案采用了新思科技虚拟原型技术，包括为电动车需求量身定制的SaberRD、Virtualizer、Silver和TestWeaver ...

中国领先的验证解决方案和验证服务提供商芯华章科技股份有限公司采用了新思科技的ZeBu® Server 仿真和HAPS®原型设计系统来提供基于云的先进验证服务。芯华章之所以选择ZeBu和HAPS，是看中了其性能、可靠性和容量可以助力芯片设计公司更好的设计5G、人工智能和高性能计算芯片。

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布，NVIDIA的网络业务部门Mellanox将采用经验证的DesignWare® DDR5/4 PHY IP核，以满足其针对高性能计算和人工智能应用的InfiniBand网络芯片不断变化的内存需求。高质量DesignWare DDR PHY IP核为NVIDIA提供无与伦比的性能、延迟和电源效率。DDR PHY支持DDR5/4的每个通道多个DIMM，满足NVIDIA的网络数据速率和内存容量要求。基于固件的现场可升级训练可提高通道的稳定性和可靠性，并且有助于算法更新，从而降低采用新内存协议的风险。

新思科技近日推出其3DIC Compiler平台，转变了复杂的2.5和3D多裸晶芯片系统的设计与集成。该平台提供一个前所未有的完全集成、高性能且易于使用的环境，可集架构探究、设计、实现和signoff于一体，并且优化了信号、功率和热完整性。凭借3DIC Compiler，IC设计和封装团队能够实现无与伦比的多裸晶芯片集成、协同设计和更快的收敛。

富士施乐有限公司(Fuji Xerox Co., Ltd.)，已部署新思科技的ZeBu®服务器硬件仿真系统，以实现其新一代多功能打印机SoC芯片的软件开发和性能调优。可扩展的高性能ZeBu系统可与新思科技的Virtualizer™虚拟原型、VCS®仿真和Verdi®调试进行集成，通过使用该系统，富士施乐能够加快真实系统测试和软件开发。