新闻中心

新思科技推出业界最全面的虚拟原型解决方案，以加速电力电子系统从概念到电子部件验证再到大型复杂系统的设计速度。SaberEXP作为该解决方案的一部分，可为电源设备（如电源转换器和电机驱动器）早期设计提供快速的仿真收敛和更高的生产力，并可向新思科技面向高精度大型系统设计行业领先的电力电子工具SaberRD提供无缝输出流程。

新思科技发布其最新版本的软件安全构建成熟度模型(BSIMM)——BSIMM11。该模型旨在帮助企业规划、执行、评估和完善其软件安全计划(SSI)。BSIMM11反应了观察到的130家公司的软件安全活动，覆盖多个垂直行业，包括金融服务、金融科技、独立软件供应商(ISV)、云、医疗保健、物联网、保险及零售等。BSIMM11描述了8,457名软件安全专家的工作成果，这些成果对超过49万名开发人员有指导作用。

新思科技连续10年荣获台积公司介面IP和设计工具支持“开放创新平台合作伙伴奖”奖项。在介面IP领域的协同合作、3奈米设计基础架构的联合开发、3DIC设计生产率解决方案以及高度可扩展的云上时序签核受到肯定。

新思科技与Nestwave达成合作，将Nestwave的软核GPS导航IP与新思科技的DesignWare® ARC®物联网通信IP子系统相结合，形成一个完整的低功耗全球导航卫星系统(GNSS)解决方案，并集成到物联网调制解调器中。这项合作将为设计人员提供高效节能、高精度的GPS解决方案，适用于以电池供电的设备，且无需购买专用的GNSS芯片。

新思科技推出业界首个以数据分析驱动的硅生命周期管理（SLM）平台，能够实现对SoC从设计阶段到最终用户部署的全生命周期优化，此举旨在扩大公司在整个设计生命周期中的行业领导地位。SLM平台与新思科技市场领先的Fusion Design（融合设计）工具紧密结合，将在整个芯片生命周期提供关键性能、可靠性和安全性方面的深入分析。这将为SoC团队及其客户带来全新高度的视角，提升其在设备和系统生命周期的每个阶段实现优化操作的能力。

新思科技宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议，能够高效接入最新的、具有高度可扩展性的 Arm® Neoverse™ 相干网状网络，从而为一系列高性能计算、数据中心和网络片上系统 (SoC) 提供优化的多芯片 IP 堆栈。 DesignWare CXL IP 支持 AMBA CXS 协议，以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成。新思科技 CXL IP 以 32GT/s 的速度运行，数据宽度为 512 位，支持所有必需的 CXL 协议和设备类型，以满足具体应用要求。该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP。

新思科技与SiMa.ai开展合作，将其机器学习推理技术大规模引入嵌入式边缘设备。通过此次协作，SiMa.ai采用新思科技的DesignWare® IP、Verification Continuum®平台和Fusion Design Platform™进行MLSoC™开发。MLSoC是针对自动驾驶、监控和机器人等特殊计算机视觉应用而专门设计的平台。

新思科技与GLOBALFOUNDRIES®（GF®）开展合作，开发用于GF的12LP+ FinFET解决方案的广泛DesignWare® IP产品组合，包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程（OTP）非易失性存储器（NVM）IP。DesignWare IP核经过优化，可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。此次合作标志着两家公司之间长期成功合作的又一重要里程碑。

新思科技宣布DesignWare® ARC® EM22FS功能安全处理器已获得认证，完全符合ISO 26262汽车安全完整性等级(ASIL) D级标准，满足随机硬件故障检测和系统功能安全开发流程要求。完全符合标准意味着客户能够基于此加速其对于汽车安全极为重要的SoC的开发和评估，以符合ISO 26262标准的随机性和系统性要求。

DSP集团选用DesignWare ARC EM5D处理器，是看重其高效的控制和信号处理能力.DSP集团的DBMC2-TWS将强大的混合ANC处理和高级音频功能集成于单个紧凑的低功耗设备.用户可对可扩展的DSP增强型ARC EM处理器系列进行量身定制，以实现性能、功耗和面积的最佳平衡.

新思科技为汽车行业提供嵌入式互联软件产品的全球供应商Elektrobit （EB）为其符合ASIL-D的DesignWare®ARC® EM及ARC HS功能安全(FS)处理器IP提供EB tresos Classic AUTOSAR软件。基于EB tresos AUTOSAR软件与ARC功能安全处理器配合使用提供的软硬件平台，汽车半导体公司、原始设备制造商和一级供应商能够根据AUTOSAR标准更轻松地开发软件应用。该组合解决方案加速了现代车辆中ADAS、信息娱乐、网关及Vehicle-to-Everything((V2X)系统所需的复杂汽车电子控制单元(ECU)的上市时间。

半导体市场日益增长的需求推动最先进芯片制程的发展。新思科技与台积公司开展广泛合作，利用新思科技全流程数字和定制设计平台，有效发挥台积公司 3奈米制程技术（N3）的PPA（功耗、性能和面积）优势，同时加快产品上市时间。新思科技进一步强化关键产品，以支持台积公司 N3制程的进阶要求。其数字和定制设计平台已获得台积公司3奈米制程技术验证。此次验证基于台积公司的最新设计参考手册(DRM)和工艺设计工具包(PDK)，是经过广泛合作与严格验证的结果。该验证旨在提供设计解决方案，在获得优化PPA性能的同时加快新一代设计的进程。

台积公司认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程。3DIC Compiler可提高先进封装设计生产率。集成Ansys芯片封装协同分析解决方案，可实现可靠的签核和设计实时分析。

重点： Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发 具有优化Floorplan的DesignWare...

分析公司ESG进行的研究探讨了安全趋势和现代应用程序开发中出现的挑战 2020年9月22日 美国新思科技公司 (Synopsys, Nasdaq:...

重点： 云优化IC Validator可在约4000个AMD EPYC™核上扩展物理验证，以提供夜间全芯片DRC运行时间 独特的弹性CPU管理让计算资源得到最优利用...

NSITEXE采用新思科技HAPS®-80原型验证解决方案，来开发其当前以及下一代数据流处理器(DFP) IP产品组合。HAPS-80为NSITEXE基于RISC-V的加速器提供软件开发和系统验证所需的高性能，该加速器能为车辆控制微型计算机提供复杂的512位矢量处理单元。基于由HAPS的可移植性，NSITEXE能够通过预先配置好的HAPS-80系统运行其DFP处理器IP从而迅速与其半导体客户展开合作。

新思科技推出业界首个用于Double Date Rate 5 (DDR5) DRAM/DIMM且符合JEDEC DDR5 (JESD79-5)标准的验证IP...

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布推出业界最全面虚拟原型解决方案用于开发电动汽车电子硬件和软件。虚拟原型解决方案使开发者能够更早地启动开发工作，提高开发效率，并迅速对电动汽车电子系统进行规模验证。该解决方案采用了新思科技虚拟原型技术，包括为电动车需求量身定制的SaberRD、Virtualizer、Silver和TestWeaver ...

中国领先的验证解决方案和验证服务提供商芯华章科技股份有限公司采用了新思科技的ZeBu® Server 仿真和HAPS®原型设计系统来提供基于云的先进验证服务。芯华章之所以选择ZeBu和HAPS，是看中了其性能、可靠性和容量可以助力芯片设计公司更好的设计5G、人工智能和高性能计算芯片。

新思科技（Synopsys, Inc.,纳斯达克股票代码：SNPS）近日宣布，NVIDIA的网络业务部门Mellanox将采用经验证的DesignWare® DDR5/4 PHY IP核，以满足其针对高性能计算和人工智能应用的InfiniBand网络芯片不断变化的内存需求。高质量DesignWare DDR PHY IP核为NVIDIA提供无与伦比的性能、延迟和电源效率。DDR PHY支持DDR5/4的每个通道多个DIMM，满足NVIDIA的网络数据速率和内存容量要求。基于固件的现场可升级训练可提高通道的稳定性和可靠性，并且有助于算法更新，从而降低采用新内存协议的风险。

新思科技近日推出其3DIC Compiler平台，转变了复杂的2.5和3D多裸晶芯片系统的设计与集成。该平台提供一个前所未有的完全集成、高性能且易于使用的环境，可集架构探究、设计、实现和signoff于一体，并且优化了信号、功率和热完整性。凭借3DIC Compiler，IC设计和封装团队能够实现无与伦比的多裸晶芯片集成、协同设计和更快的收敛。

富士施乐有限公司(Fuji Xerox Co., Ltd.)，已部署新思科技的ZeBu®服务器硬件仿真系统，以实现其新一代多功能打印机SoC芯片的软件开发和性能调优。可扩展的高性能ZeBu系统可与新思科技的Virtualizer™虚拟原型、VCS®仿真和Verdi®调试进行集成，通过使用该系统，富士施乐能够加快真实系统测试和软件开发。

enstorrent通过采用新思科技的DesignWare®PCI Express (PCIe) 4.0控制器与PHY、ARC® HS48处理器和LPDDR4控制器IP，一次性完成其Graysull AI处理器芯片的硅晶设计。利用经过硅验证的DesignWare IP产品组合，Tenstorrent能够快速满足其用于高性能计算应用的动态AI处理器芯片的关键实时连接和特殊处理要求。Tenstorrent还与新思科技的专家技术支持团队合作，简化IP核集成并显著加快设计进度。

Graphcore采用新思科技基于Verdi®调试的VCS®仿真解决方案，验证其最近推出Colossus™ GC200智能处理单元(IPU)，该产品足以改变行业游戏规则。

新思科技与作为行业领先合作伙伴和Samsung Foundry合作，共同交付三星SAFE云设计平台。新思科技Fusion Design Platform™和Verification Continuum™平台的主要产品可通过SAFE云设计平台的验证并提供，从而使片上系统（SoC）团队能够使用新思科技的EDA产品和Samsung Foundry的工艺技术进行云端设计。

新思科技Design Compiler® NXT综合解决方案已经获三星Foundry认证，用于其5/4纳米FinFET工艺技术。通过采用Design Compiler NXT可以使得报告运行时间大大减少，同时PPA有所提高。时钟与数据同步优化技术等新优化技术有利于于在高级节点上实现PPA。受益于Design Complier NXT, 三星Foundry客户在认证过程中提供8%至10% PPA提高以及2倍的吞吐量。

三星(Samsung)为其新一代5纳米移动芯片生产设计，采用了IC Compiler™ II布局布线解决方案（新思科技Fusion Design Platform™的一部分）。为了满足SoC芯片复杂且具有挑战性的设计目标，三星采用了IC Compiler II的尖端机器学习技术，使得QoR和生产力有了显著提高，频率提高了高达5%；功耗降低了5%；周转时间有所加快。作为三星首个利用IC Compiler II机器学习技术的量产设计，此次的大容量移动芯片的快速开发是一个重要的里程碑。

摘要 瓴盛科技采用新思科技广泛的DesignWare IP核组合来降低风险并加快新一代移动芯片组上市 用于USB、MIPI和DDR的高品质DesignWare...

PrimeTime时序signoff和StarRC提取，可显着提高在多场景、分布式处理运行中吞吐量。通过云计算资源进行多场景分析与优化节省大量成本。合著的白皮书已在台积公司网站开放下载，助力客户运行云上时序signoff流程。新思科技与台积公司(TSMC)和微软的合作已经实现了一项突破性的、可高度扩展的云上时序signoff流程。三方通过长达数月的深度合作加速下一代片上系统(SoC)的signoff。通过在微软Azure平台上使用新思科技PrimeTime®静态时序分析和StarRC™寄生提取，该流程可显著提高吞吐量。

新思科技DesignWare®真随机数发生器(TRNG) IP已通过美国国家标准与技术研究院(NIST)密码算法验证体系(CAVP)的验证，为客户终端产品获得低风险联邦信息处理标准(FIPS) 140-3认证铺平道路。新思科技的标准化TRNG IP帮助保护设备及其与其他设备或云的连接。TRNG IP提供对于加密、身份验证、平台安全和高度安全通信而言至关重要的高熵随机数。集成DesignWare TRNG IP可加速FIPS 140-3、通用标准和其他认证，降低物联网、汽车和云通信等的片上系统(SoC)设计风险，并缩短上市时间。

助力高性能计算、移动、5G和人工智能SoC设计，新思科技的工具结合台积公司先进制程技术，共同为N5和N6制程的客户提供认证解决方案。与台积公司的战略合作带来了更高性能和超低功耗，并加快了下一代设计的进程。

新思科技宣布推出业界首款完整的DesignWare® USB4™ IP 解决方案，该解决方案由控制器、路由器、PHY和验证IP组成。DesignWare USB4 IP的最高传输速度为40 Gbps，是USB3.2的最高数据传输率的两倍，并可向下兼容USB 3.x和USB2.0系统。DesignWare USB4 IP支持多个高速接口协议，包括USB4、DisplayPort 1.4a TX、PCI Express和Thunderbolt 3，通过一根USB Type-C®数据线即可实现高效的数据传输、高清视频传输，还可以提供电源。

新思科技与Arm携手合作，帮助Arm包括Arm® Cortex®-A78和Cortex-X1 CPU，以及Mali™-G78 GPU在内最新移动处理器IP的早期采用者，成功实现优化型片上系统(SoC)的流片。

硅IP供应商Alphawave已采用新思科技定制设计平台来加速多标准连接解决方案的设计。Alphawave选择新思科技来替代其原有的设计系统，这是基于其出色的整体设计生产力。

摘要： DesignWare 接口PHY IP包括112G/56G Ethernet、Die-to-Die、PCIe 5.0、CXL、CCIX和内存接口IP，能够支持最高速率...

新思科技宣布为谷歌的TensorFlow for Microcontrollers软件提供支持，该软件已针对新思科技的DSP增强型DesignWare® ARC®处理器IP进行了优化。TensorFlow Lite for Microcontrollers端口可连接到新思科技的DSP增强型DesignWare ARC EM和 HS处理器，支持在资源受限的边缘设备上部署各种机器学习应用...

松下将在所有工艺技术和应用的模拟、混合信号和射频集成电路设计上使用新思科技定制设计平台。松下在完成严格的技术评估并成功迁移历史设计流程和数据之后，决定部署新思科技平台。

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2020年开源安全和风险分析》报告（OSSRA）。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）今天宣布推出面向高性能嵌入式应用的全新DesignWare® ARC® HS5x和HS6x处理器IP系列。32位ARC HS5x和64位HS6x处理器有单核和多核版本，采用一种新的超标量ARCv3指令集架构(ISA)，在典型条件下，可在16纳米工艺技术中实现高达8750 DMIPS的单核性能，是目前性能最高的ARC处理器。

新思科技宣布其连续四年在Gartner魔力象限应用安全测试中被评为领导者1。报告中，Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面连续两年都获得了最高评分，分别排在最高及最靠右的位置。

新思科技与GLOBALFOUNDRIES双方携手优化22FDX平台signoff的准确性和性能，通过认证的signoff验证解决方案可以提供22FDX DRC运行集。利用IC Validator和22FDX平台的DRC、LVS以及填充等功能为设计流片提供全面的支持。

重点 ZeBu提供可扩展的硬件仿真容量，用于Groq数十亿门级张量流处理器的全芯片仿真...

新思科技 (Synopsys, Nasdaq: SNPS)近日发布了《2021年开源安全和风险分析》报告（OSSRA）。该报告由新思科技网络安全研究中心（CyRC）制作，研究了由Black Duck®审计服务团队执行的对超过1,500个商业代码库的审计结果。

RTL Architect是业界首个物理感知RTL分析、优化和signoff系统，该系统基于快速多维预测引擎上，用于实现卓越的RTL设计交付。

新思科技为博通提供了优化的7纳米设计流程和方法，使其能基于Fusion Design Platform进行大批量生产设计。

新思科技（Synopsys, Inc. , 纳斯达克股票代码：SNPS）近日推出业界首款以太网800G验证IP 核(VIP)以及通用验证方法(UVM)源代码测试套件。

SiFive, Inc.采用Fusion Design Platform™以及Verification Continuum®平台，来加快其客户基于云端的新一代芯片设计。在成功利用新思科技的设计和验证解决方案开发IP核和芯片模板的基础上，SiFive将此类解决方案整合进其基于云端的方法中，为其选定的潜在客户设计定制的芯片，以实现其下一代芯片设计的最佳结果质量（QoR）和最佳结果达成时间（TTR）。

智原科技(Faraday Technology Corporation)已采用其原型验证解决方案，来扩展SoC（片上系统）设计服务，进而加快产品上市步伐。该解决方案包括用于SoC架构设计和优化的Platform Architect™以及用来进行软硬件协同设计的基于FPGA（现场可编程逻辑门阵列）的HAPS®原型验证系统。

DesignWare 56G以太网PHY IP核可用于设计新一代完整集成高性能计算和软件定义无线电通信芯片并具有低功耗和高可靠性特点。DesignWare 56G以太网PHY支持PAM-4信号发送，提供全面的信号完整性模型和串扰分析，可加快芯片集成。可配置发射器和DSP接收机采用56G PHY中的数据转换器可降低功耗，并在长距离通道上提高性能。