新闻中心
以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项，请使用高级搜索。
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
| Su | Mo | Tu | We | Th | Fr | Sa |
|---|---|---|---|---|---|---|
-
10月11日, 2020年Elektrobit是首家为新思科技用于汽车ECU的ARC功能安全处理器提供软件的汽车软件公司
新思科技为汽车行业提供嵌入式互联软件产品的全球供应商Elektrobit （EB）为其符合ASIL-D的DesignWare®ARC® EM及ARC HS功能安全(FS)处理器IP提供EB tresos Classic AUTOSAR软件。基于EB tresos AUTOSAR软件与ARC功能安全处理器配合使用提供的软硬件平台，汽车半导体公司、原始设备制造商和一级供应商能够根据AUTOSAR标准更轻松地开发软件应用。该组合解决方案加速了现代车辆中ADAS、信息娱乐、网关及Vehicle-to-Everything((V2X)系统所需的复杂汽车电子控制单元(ECU)的上市时间。
-
10月10日, 2020年新思科技经验证的设计解决方案支持高性能计算、移动、5G和人工智能芯片，实现最领先功耗和性能表现
半导体市场日益增长的需求推动最先进芯片制程的发展。新思科技与台积公司开展广泛合作，利用新思科技全流程数字和定制设计平台，有效发挥台积公司 3奈米制程技术（N3）的PPA（功耗、性能和面积）优势，同时加快产品上市时间。新思科技进一步强化关键产品，以支持台积公司 N3制程的进阶要求。其数字和定制设计平台已获得台积公司3奈米制程技术验证。此次验证基于台积公司的最新设计参考手册(DRM)和工艺设计工具包(PDK)，是经过广泛合作与严格验证的结果。该验证旨在提供设计解决方案，在获得优化PPA性能的同时加快新一代设计的进程。
-
10月09日, 2020年新思科技3DIC Compiler平台缩短芯片封装协同设计实现系统的设计周转时间
台积公司认证基于新思科技3DIC Compiler统一平台的CoWoS®和InFO设计流程。3DIC Compiler可提高先进封装设计生产率。集成Ansys芯片封装协同分析解决方案，可实现可靠的签核和设计实时分析。
-
9月24日, 2020年经验证的56G以太网PHY具有灵活的数据速率，低延迟以及真正长距传输性能
重点： Chelsio选择新思科技的DesignWare 56G以太网PHY IP核来加速其针对智能网卡和服务器应用的高速以太网适配器的开发 具有优化Floorplan的DesignWare...
-
9月22日, 2020年
分析公司ESG进行的研究探讨了安全趋势和现代应用程序开发中出现的挑战 2020年9月22日 美国新思科技公司 (Synopsys, Nasdaq:...
