新闻中心

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2019年开源安全和风险分析》（OSSRA）报告。该报告由新思科技网络安全研究中心(CyRC)制作，审查了由黑鸭审计服务团队执行的超过1,200个商业应用程序和库的审计结果。报告重点介绍了开源应用的趋势和模式，以及不安全的开源组件和许可证冲突的普遍性。

DesignWare VESA DSC IP符合VESA DSC 1.1和1.2a标准，提供高达10K分辨率所需的120Hz刷新率。
可配置IP可扩展到16个并行切片，为沉浸式观看体验提供高性能数据传输。
新的VESA DSC编码器和解码器IP解决方案降低视频和图像接口的数据速率，降低了功率，从而延长电池寿命。

复旦微电子选用新思科技DesignWare蓝牙控制器和PHY IP解决方案，提供用于IoT应用的超低功耗微控制器。
DesignWare Bluetooth IP的运行电压不到一伏特，电池寿命更长，提供综合匹配网络，以减少材料清单。
新思科技还发布了最新的低功耗无线IP，支持Bluetooth 5.1、Thread和Zigbee网络上的并行连接。

对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案。解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析，以及物理验证，帮助早期合作伙伴加速高度集成的新一代产品投放市场。

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）为DDR5/4非易失性双列直插式内存模块(NVDIMM-P)，推出业内首个验证IP (VIP)。NVDIMM-P是新一代存储级内存，面向从数据、存储和内存数据库到实时处理的企业应用，在性能、安全性和耐用性上面提出了富有挑战性的要求，而且拥有内存的持久化、可靠性和正常运行时间。

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布其连续三年在Gartner魔力象限应用安全测试中被评为领导者1。报告中，Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面都获得了最高评分，分别排在最高及最靠右的位置。

重点摘要：应用于台积公司7奈米FinFET制程技术、通过矽晶验证（silicon-proven）的 DesignWare PHY IP 包括 USB、DDR、LPDDR、HBM、PCI Express、MIPI、DisplayPort 和乙太网路。
在7奈米制程中成功完成 DesignWare 逻辑库（Logic Libraries）与嵌入式记忆体（Embedded Memories）的客户投片（customer tapeouts），展现了高品质，也降低了整合风险。
用于台积公司7奈米制程技术的 DesignWare IP 组合能让半导体领导厂商在行动、云端运算和汽车应用上达成矽晶设计成功。

美国新思科技公司(Synopsys, Nasdaq: SNPS)近日宣布其在权威独立调研公司Forrester...

传统的系统软件开发和验证严重依赖于硬件IC的物理存在。通过将物理环境转移至虚拟环境，VDK支持在硬件IC推出之前进行软件开发，将软件开发和验证的时间点大幅提前，加快系统和软件测试速度。通过多年与意法半导体的合作，ST“恒星”MCU系列产品基于VDK的首个虚拟原型平台正式推出。

德赛西威联手新思科技，通过使用新思科技提供的虚拟原型开发技术（Virtual Prototyping ），全面提升智能汽车的设计、研发和测试的效率。该技术为汽车行业带来了全新的方法学，重新定义智能汽车的研发流程，大幅提升研发效率。德赛西威将把该技术应用于包括智能座舱和ADAS在内的所有复杂电子系统的虚拟开发和测试。

美国新思科技公司 (Synopsys, Nasdaq: SNPS) 与国际自动机工程师学会（SAE International）于近日联合发布了《保护现代车辆的安全：汽车工业网络安全实践研究》报告。

新思科技Design Compiler NXT采用创新且高效的优化引擎，提高运行速度并改善功耗和时序方面的设计实现质量。支持先进工艺节点，包括通用库以及与IC Compiler II保持RC提取的一致性，可在5nm等工艺范围内实现紧密的相关一致性。早期采用者享受到即插即用的部署便利以及生产力和设计实现质量大幅改善等优势

新的embARC机器学习推理(MLI)软件库针对使用卷积神经网络(CNN)和递归神经网络(RNN)的低功耗物联网应用进行了优化。

全面RTL DFT流程，加上新思科技Fusion Design Platform™，确保最快上市时间与最佳设计功耗、性能与面积。
先进的汽车功能安全支持包括软错误分析和X-tolerant逻辑BIST，以符合ISO 26262标准要求。
通过功能用途高速接口进行的测试带来了前所未有的测试带宽与便携性。

高效NB-IoT调制解调器解决方案，整合了超低功耗新思科技DesignWare ARC EM9D 处理器IP，以及NB-IoT标准基带和协议堆栈，提供可迅速适应软件标准不断演化的调制解调器。博码物联的LTE Cat NB1/NB2 Rel.14射频收发器已通过40nm工艺硅验证，支持所有NB-IoT标准的高低频段。

针对ARC HS3x和HS4x处理器的全新增强安全套件支持在高性能嵌入式应用程序中创建安全的环境。
提供数据完整性保护，检测故障注入攻击，帮助防止黑客绕过安全启动检查。
多个特权等级和基于MPU的访问控制隔离应用程序，使SoC不易受到攻击。
集成看门狗定时器可检测因篡改而导致的故障并使系统恢复正常。

加快部署7nm Fusion Design Platform，在具有挑战性的设计方面，不仅设计实现质量提升了20%，设计收敛速度也提高了两倍多。Fusion Design Platform重新定义了传统的设计工具界限，将最佳逻辑综合和布局布线、行业金牌signoff与新一代可测性设计技术进行整合，提供最可预测的7nm全流程收敛方案，最大程度上减少了迭代次数

行业领先的扩展能力，可扩展至2000多个核心，数小时内实现全芯片物理signoff。
Explorer DRC创新技术在SoC集成期间将DRC速度加快5倍。
IC Validator NXT物理signoff技术已被多个客户部署到云端，确保按进度完成流片。
搭载IC Compiler II的融合技术与结合Custom Compiler的Live DRC助物理signoff加速完成。

Fusion Compiler部署在瑞萨电子包括高端SoC和任务关键型微控制器IC设计的高端汽车组合中。
独特的全流程共用数据模型，加上统一的优化架构，提供同类最佳的时序和功耗设计实现质量(QoR)和最佳设计面积。
无人可比的容量和吞吐量可实现具有数百万例化单元的设计，带来最高的设计效率和最快的上市时间

新思科技(Synopsys, Inc.，纳斯达克股票市场代码：SNPS)近日宣布推出业界首个子系统验证解决方案验证IP(VIP)和UVM源代码测试套件，以支持最新的USB4规范。USB4包括使用现有USB Type-C™连接器的双通道操作，该连接器可以通过新的认证电缆传输高达40Gbps数据。USB4还支持Thunderbolt™ 3，并扩展了USB功能以包括新的显示功能。

面向GLOBALFOUNDRIES 22FDX®工艺汽车1级和2级温度操作的新思科技DesignWare IP包括逻辑库、嵌入式存储器、数据转换器、LPDDR4、PCI Express 3.1、USB 2.0/3.1和MIPI D-PHY IP。
新思科技IP解决方案针对22FDX工艺执行更多汽车级设计规则，满足可靠性和15年汽车操作要求。
新思科技支持AEC-Q100温度级和ISO 26262 ASIL Readiness的IP可加快SoC可靠性和功能安全评估。

美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布发布其全新的Polaris软件完整性平台。Polaris软件完整性平台将新思科技软件质量与安全的产品和服务的强大功能整合到一个集成解决方案中，帮助安全和开发团队更快地构建安全、优质的软件。

广泛合作让新思科技与三星代工厂(Samsung Foundry)成功使用经硅验证的全环栅场效应晶体管，推出下一代晶体管技术。使用新思科技Fusion Design Platform（包括Design Compiler、IC Compiler II、PrimeTime和StarRC）得到的目标功耗、性能与面积通过了全流程的验证。IC Compiler II实现了高效的工艺实现路径查找，这是展示下一代技术可行性的关键。

DesignWare ARC EM软件开发平台提供包含软硬件配置信息的可下载平台套件，加速所有基于ARC EM设计的软件开发和调试。
包含常用外设和接口，如USB、SD卡、蓝牙(BT4.0)、WiFi (802.11abgn)、9D运动传感器数字麦克风输入和模拟到数字转换器(ADC)。
可通过Pmod、Arduino和mikroBUS连接器扩展，使开发人员能够轻松地添加新功能，如显示器、温度传感器和通信接口。
新思科技embARC开放软件平台提供预先验证的开源软件，包括驱动器、FreeRTOS操作系统、中间件和示例。

新思科技(Synopsys, Inc.，纳斯达克股票市场代码：SNPS)近日宣布，飞步科技选择了经过硅验证的新思科技DesignWare®接口、安全、ARC® EM Safety Island处理器以及嵌入式存储器测试与修复IP组合，用于其先进汽车应用上的高性能人工智能(AI)芯片(SoC)。

Habana Labs 已使用DesignWare®控制器和 PHY IP Solutions for PCI Express® 4.0 实现了其 Goya™ 推理处理器片上系统（SoC）一次投片成功。经硅验证的IP运行数据速率为16 GT/s，支持 PCI Express 4.0 规格的所有关键特性，并兼容 PCI Express 3.0，让 Habana Labs 满足了其人工智能（AI）芯片所需的实时数据连接性。

Liberty为超低功耗应用扩展了最佳质量设计，扩展寄生参数提取建模，用于先进的过程和设备技术。与技术创新者合作，推动2nm及以下流程的建模标准。技术顾问委员会包括Arm，NVIDIA，Qualcomm，TSMC等。

通过功能强大的QuickCap NX 3D场解算器接口，实现有重点的实验，缩短周转时间
对寄生变化的延迟敏感度进行创新建模，精确到用户指定的目标范围内
持续合作，推动2nm工艺的发展

重点： Design Compiler...

重点： Fusion Compiler 是业界唯一的 RTL-to-GDSII 产品，采用统一、可扩展的数据模型，搭载同类最佳优化引擎，以及基于业界 golden signoff 工具的分析能力。

美国加利福尼亚山景城，2018 年 10 月 30 日-- 亮点： DesignWare STAR 存储器系统的嵌入式 MRAM...

美国加利福尼亚山景城，2018 年 10 月 29 日-- 亮点： SpyGlass DFT ADV 根据软错误产生的影响，计算I SO 26262 单点故障指标（SPFM） RTL...

美国加利福尼亚州山景城，2018 年 10 月 26 日 -- 新思科技公司 (Synopsys, Nasdaq: SNPS)...

重点： 业界首款 LPDDR5 控制器、PHY、验证 IP 解决方案，支持高达 6400 Mbps 的数据速率，面积减少40％ 以上。 完整的 DDR5 IP 解决方案支持高达 4800 Mbps...

重点： FineSim SPICE 2018.09 将模拟电路运行速度提高 3 倍，增加 RF 分析功能。 Custom Compiler 的 Extraction Fusion 与 StarRC 提供早期寄生参数，实现精确前仿真。

重点： 智能映射与优化AI芯片架构的CNN，从而满足高性能和低功耗的平衡。 Platform Architect...

重点： 新思科技连续8年荣获TSMC接口IP和工具支持“年度合作伙伴奖”。...

重点： 新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。...

重点： IC Compiler II和Design Compiler Graphical提供了统一流程，实现最低功耗、最佳性能和最优面积。 StarRC、PrimeTime和PrimeTime...

重点： 基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合，包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。 IP解决方案支持TSMC...

2018年9月19日，中国 北京 ——新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今日宣布，新思科技战略项目副总裁Chekib...

重点 LG选择具有HDCP 2.3内容保护功能的DesignWare HDMI 2.1控制器IP，在其新款多媒体芯片中实现安全、高质量的数字视频和音频链路 符合标准的HDMI 2.1...

2018年9月17日，中国 北京 ——新思科技（Synopsys,...

MOUNTAIN VIEW, Calif. and LONDON, Sept. 11, 2018 -- 重点 具有信任根的DesignWare tRoot HSM IP为设计人员提供可信赖的执行环境，能够保护敏感信息和数据处理...

美国加利福尼亚山景城，2018 年 9 月 10 日-- 摘要： 最新的 HPC Design Kit 包括了为 DesignWare EV6x 嵌入式视觉处理器 IP...

2018年9月6日，中国 北京 —— 新思科技（Synopsys, Inc.，纳斯达克股票市场代码： SNPS）宣布，推出一种基于人工智能 (AI)...

加利福尼亚州山景城，2018年9月5日 --...

2018年8月24日，中国 北京——新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS...

2018年8月17日，中国 北京——新思科技（Synopsys, Inc.，纳斯达克股票市场代码： SNPS...

要点： 采用新思科技Sentaurus、Process Explorer、StarRC、SiliconSmart、PrimeTime和IC Compiler II，DTCO方法学降低了先进半导体工艺开发的成本，并加快了上市速度。