以下新思科技新闻稿按照时间顺序排列。请使用下方工具凭年份、分类和关键词搜索新闻稿。为了其他搜索选项,请使用高级搜索。
Su | Mo | Tu | We | Th | Fr | Sa |
---|---|---|---|---|---|---|
Su | Mo | Tu | We | Th | Fr | Sa |
---|---|---|---|---|---|---|
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布与谷歌云(Google...
新思科技推出用于超大规模数据中心、人工智能和网络设计的多芯片模块(MCM)超短距离连接的DesignWare® Die-to-Die PHY IP核。DesignWare Die-to-Die PHY IP核支持从2.5G到112G数据速率的NRZ和PAM-4信令,为大型MCM设计提供最大的每芯片边缘吞吐量。为了提高片上系统(SoC)产量,Die-to-Die PHY允许将大型芯片分割成较小的芯片,同时为功率、单位IO宽度、延迟或传输距离的带宽提供了权衡。作为新思科技全面云计算IP核解决方案的最新补充,DesignWare Die-to-Die PHY由经流片验证的112G/56G以太网、HBM 2/2e、DDR 5/4和PCI Express 5.0控制器、PHY和验证IP核组成。
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)今日宣布平头哥玄铁910处理器采用新思科技HAPS-80原型验证系统。自推出HAPS®-80原型验证系统以来,该产品的发货量已超过3000台。全球100多家公司已部署了HAPS-80系统,包括前十大半导体公司中的九家,用于在广泛的消费者、有线和无线通信、工业、人工智能以及计算和存储应用中加快软件开发和系统验证。这些公司之所以选择HAPS-80系统是因为其具有高性能和成本效益。该系统提供公认的可扩展性,包括数据中心部署、各种输入/输出接口,以及业界长达20多年领先的FPGA综合技术工具集。
新思科技宣布其数字与定制设计平台的数十项创新功能已获得高性能计算(HPC)和移动芯片设计所必需的台积电最先进5nm工艺技术认证。除了高性能计算和移动芯片设计流程认证外,新思科技设计工具还获得台积电业界领先的N5P和N6工艺技术认证,为早期客户设计工作提供支持。
三星和新思科技联手提供三星的汽车参考流程使安全关键型设计达到目标ASIL等级。新思科技的差异化解决方案让设计人员能够在设计规划与实现阶段,验证其芯片的安全架构能否实现目标ASIL等级。新思科技的DesignWare汽车级IP已获得ASIL Ready ISO 26262认证,并满足AEC-Q100可靠性要求,并支持汽车质量管理。
新思科技与AMD达成一份多年期协议,基于该公司的ZeBu® Server 4仿真系统,加速AMD高性能处理器、图形和游戏项目的验证。作为新协议的一部分,新思科技将会为部署基于AMD霄龙处理器的服务器,优化其ZeBu和VCS®软件。AMD则将借此继续实施其开发战略,利用高性能ZeBu仿真系统提供首批客户支持。AMD和新思科技将会扩大双方成功的仿真合作,在软件驱动功率和性能分析、混合仿真与虚拟主机解决方案以外,为系统级调试和模拟/混合信号仿真提供支持。
新思科技宣布其VC LP™解决方案被企业移动和信息技术方面的全球领导者三星(Samsung)采用,实现低功耗signoff和静态验证,以最大限度减少大规模复杂芯片设计昂贵的设计迭代。近期扩展的VC LP解决方案包括基于Signoff Abstract Model (SAM)的方法学,使三星能够提升高达5倍的性能和缩减6倍的占用内存,并且与扁平化方式进行的低功耗signoff相比,具有相同的结果质量(QoR)和调试可见性。
Astera Labs携手新思科技和英特尔实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。
新思科技与台积公司(TSMC)达成合作,在其5奈米 FinFET 强化版(N5P)制程技术上开发一系列广泛的DesignWare®接口IP核、逻辑库、嵌入式存储器和一次性可编程非易失性存储器(NVM)IP核。依托台积公司5奈米(N5)制程开发的DesignWare IP核解决方案,设计人员能够在移动和云计算设计方面实现性能、密度和功耗目标。此次合作进一步强化了两家公司长期合作关系,为设计人员提供降低风险、实现芯片差异化和加快产品上市所需的高质量IP核。
新思科技推出全新DesignWare® ARC® VPX5 DSP和VPX5FS DSP处理器IP核,该解决方案基于扩展的ARCv2DSP指令集,并针对雷达/激光雷达、传感器融合和基带通信处理等一系列广泛的高性能信号处理应用进行了优化。ARC VPX5 DSP处理器实现了可配置的高能效超长指令字(VLIW)/单指令多数据(SIMD)架构,该架构结合标量和矢量执行单元来实现高度并行处理。新思科技ARC VPX5FS DSP处理器提供安全监视器、锁步功能及其他硬件安全功能,在不显著影响功耗或性能的情况下,帮助设计人员实现最严格的功能安全和故障覆盖等级。ARC MetaWare开发工具包支持ARC VPX5和VPX5FS DSP处理器,并提供了一个全面的软件编程环境,包括优化矢量编译器、调试器、指令集模拟器以及带有DSP和数学函数的库。
日益增长的汽车功能安全认证需求和日益复杂的车规级IP核和芯片对自动化提出了更高的需求。新思科技推出业界首款统一功能安全验证解决方案,助力旨在实现最高汽车安全等级(ASIL D)的车载IP核和半导体公司尽快通过ISO 26262认证。作为该解决方案的一部分,新思科技引入了VC Functional Safety Manager,利用FMEA/FMEDA实现功能安全分析和故障分析整理的自动化技术,使架构师、IP核设计人员和验证工程师能够加快功能安全验证速度,与传统易出错的手动功能安全验证点工具相比,生产率可提高50%。
人工智能和神经网络正成为研发更安全、更智能、更环保的汽车的关键因素。为了在未来的汽车微控制器中支持AI驱动的解决方案,英飞凌宣布与新思科技合作,在其下一代AURIX微控制器集成一个全新的高性能AI加速器-并行处理单元(PPU),而该PPU采用新思科技DesignWare® ARC® EV处理器IP。
新思科技推出其在台积公司N7工艺上开发的DesignWare® 112G Ethernet PHY IP,支持真正的长距传输,可用于高达800G的网络应用。DesignWare 112G PHY基于新思科技经过多个FinFET工艺流片验证的56G Ethernet PHY,提供在PAM-4信令模式下超过35dB的信道损耗,支持光缆、铜缆和背板互连。特的体系结构,使得每个通道数据速率可以独立配置,灵活地满足各种协议和应用的需求。支持基于ADC和DSP架构的功率调节技术,在低损耗信道中使功率降低20%。
新思科技近日宣布推出业内首个signoff驱动的PrimeECO设计收敛解决方案,以零迭代实现signoff收敛。PrimeECO解决方案将管理无限的signoff场景观测效率与基于增量的集成物理实现和signoff功能的可扩展性独一无二地结合在一起,避免了实现和signoff之间的高成本迭代,从而让芯片设计人员提升10倍的生产效率。
新思科技宣布发布其最新版本的软件安全构建成熟度模型(BSIMM)——BSIMM10。该模型旨在帮助企业规划、执行、完善和评估其软件安全计划(SSIs)。在过去的十年里,新思科技采用BSIMM对185家公司进行了约450次评估,第十个版本反应了观察到的122家公司的软件安全活动。
新思科技的新款DesignWare ARC处理器IP核的新款功能安全(FS)衍生产品。安全增强型处理器组合包括新思科技DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器,涵盖了从超低功耗控制模块到基于人工智能的视觉处理等各种汽车用例。新思科技ARC“FS”内核集成了用于检测系统错误的硬件安全功能,如冗余处理器、纠错码(ECC)、奇偶校验保护、安全监视器和用户可编程窗口看门狗定时器。包括强化安全手册、FMEDA和DFMEA报告在内的完整的安全相关文件,可加快芯片级功能安全评估。此外,新思科技Designware ARC Metaware安全开发工具包(EM22fs、HS4xfs)和Metaware EV安全开发工具包(EV7xfs)还有助于简化符合ISO 26262标准的软件开发。
Synopsys全新的DesignWare® ARC® EV7x嵌入式视觉处理器系列,配备深度神经网络(DNN)加速器,适用于机器学习和人工智能(AI)边缘应用。ARC EV7x视觉处理器集成了多达四个增强视觉处理单元(VPU)和一个DNN加速器(最多拥有14080个MAC),典型条件下可在16纳米FinFET工艺技术中提供高达35 TOPS的性能,是ARC EV6x处理器的4倍。
重点: 三星在采用EUV技术的5LPE工艺上通过了对新思科技Fusion Design Platform 的认证 该解决方案提供功耗、性能和面积优势,加快上市时间...
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布已完成收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic GmbH。
完整的Designware CXL IP核解决方案建立在新思科技硅验证PCI Express 5.0 IP的基础上,降低了设备和主机应用的集成风险。512位CXL控制器支持高效x16链路,以获得最大带宽和极低延迟,硅验证的32 GT/s PHY允许在长距离应用中PVT变化范围内有超过36分贝的信道损耗,符合CXL标准的VC验证IP可验证所有链路配置(最多16通道和32 GT/s数据速率)的I/O、内存访问和一致性协议功能。新思科技CXL控制器、PHY和验证IP解决方案符合CXL 1.1规范,支持所有必需的CXL协议和设备类型。
新思科技近期发布了《金融服务业软件安全状况》报告。数据安全中心Ponemon Institute对金融服务行业当前的软件安全实践进行了独立调查。报告重点呈现了金融服务行业的安全现状及解决安全相关问题的能力。调查显示超过一半的受访机构曾由于不安全的金融服务软件和技术而导致客户敏感信息被盗或系统故障及停机。此外,许多机构难以管理其供应链的网络安全风险,且无法在软件发布前正确评估其安全漏洞。
新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布收购总部设在德国的汽车软件和系统开发仿真、测试工具和相关服务的领先企业QTronic,这项收购完成后将扩大新思科技的汽车解决方案产品组合,满足汽车一级供应商和OEM公司的需求,并增加一支经验丰富的工程师团队,加快技术开发和用户部署。
新思科技与是德科技Ixia共同宣布达成战略合作,利用先进仿真技术和虚拟测试系统,在复杂的网络芯片验证上实现范式转变。双方合作将电路内系统验证转变为可扩展、灵活且精确的虚拟系统验证。新思科技ZeBu虚拟测试系统解决方案支持ZeBu仿真系统和Ixia IxVerify虚拟网络测试工具之间的全功能集成。
新思科技在三星先进FinFET技术节点上部署新思科技Yield Explorer®良率学习平台,用于加速新产品的量产。使用Yield Explorer中的安全数据交换机制,三星能够与用户共享用于良率分析的数据,如芯片设计、晶圆厂和测试的数据,同时维护各方专有信息的机密性。
最新版IC Compiler II通过新一代分布式并行、智能场景管理、高效基础设施扩展和固有核心引擎算法,提供快2倍的吞吐量。
创新型功耗降低技术,包括预测总功耗优化、电压降驱动优化和动态电压驱动的时钟调度,使总功耗降低10%。
新一代基于Arc的统一CCD优化、增强的寄存器流水线、拓扑互连规划和物理感知逻辑再综合可带来5%的面积和时序改进。
MPW(多项目晶元)领先供应商MOSIS已选择新思科技IC Validator工具进行物理验证。IC Validator功能齐全的物理验证解决方案,辅助以高度可扩展的引擎,助力MOSIS 大大提高物理验证速度。MOSIS在FinFET工艺技术设计中为全芯片设计规则检查(DRC)和版图对照原理图(LVS)signoff部署了IC Validator。
新思科技全球业务获得2019 CarbonNeutral®认证,减少约100000吨二氧化碳排放量。为实现碳排放平衡,新思科技正采取行动减少排放,展示企业在领导和支持全球向低碳经济转型中的重要作用。
新思科技Virtualizer开发工具包支持在 芯片上市之前18个月就进行软件开发,以及将测试从物理环境转移至虚拟环境
新思科技与英飞凌的合作侧重于面向汽车用户建模、软件开发和交付VDK
面向英飞凌AURIX TC4x微控制器的VDK预计将于2020年第一季度交付
领先的无晶圆ASIC和IP提供商智原科技(Faraday)采用了新思科技SpyGlass® Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件,在开始ASIC设计服务和生产之前确保ASIC设计能满足设计质量要求。该套件提供移交给设计服务团队之前检查、报告和设计封装所需的基础框架。SpyGlass Design Handoff套件还将整合执行智原科技IP和片上系统(SoC)设计资格要求所需的软件和方法。
新思科技与GLOBALFOUNDRIES合作,针对GF的12纳米领先性能(12LP) FinFET工艺技术,开发覆盖面广泛的DesignWare® IP组合,包括多协议25G、USB 3.0和2.0、PCI Express® 2.0、DDR4、LPDDR4/4X、MIPI D-PHY、SD-eMMC和ADC/DAC转换器。新思科技基于GF 12LP工艺的DesignWare IP使设计人员能够借助GF的12LP技术,在其人工智能(AI)、云计算、移动和消费片上系统(SoC)中实现最新的接口和模拟IP解决方案。
新思科技的IP质量管理体系(QMS)满足ISO 9001:2015认证所需的实施、文件和程序,确保其IP开发过程持续保持高质量,认证适用于新思科技全球所有DesignWare逻辑库、嵌入式存储器、接口、处理器和安全IP产品开发场所,新思科技的DesignWare IP质量管理体系执行IATF 16949标准的适用条款,以支持其他严格的汽车质量要求。
重点: VC Formal数据通路验证应用基于形式化方法学,在C/C++算法和RTL设计实现之间的一致性检查方面比传统技术提高了100多倍。...
重点: 新思科技Fusion Design Platform为Arm处理器提供了优化的PPA,促进了更快的设计实现。新思科技解决方案支持使用了Arm最新处理器的智能手机、笔记本电脑、其他移动设备、5G、增强现实(AR)和机器学习(ML)产品的优化设计,该解决方案包括新思科技Fusion Design Platform™、Verification Continuum™平台和DesignWare®接口IP。此外,新思科技Cortex-A77和Cortex-A55 QuickStart设计实现套件(QIK)也已上市,适用于7nm工艺技术,采用了Arm Artisan®物理IP和POP™ IP,来加速上市时间,实现最佳功耗、性能和面积(PPA)。
业界首个完全在Amazon Web Services云上完成的全芯片实现和验证 加州山景城2019年6月18日 /美通社/ -- 新思科技(Synopsys,...
重点:获得专利的全芯片级参数化设计良率分析提供准确的统计良率,比蒙特卡罗静态时序分析的性能快1000多倍; 特有的设计稳健性分析和优化,可在投片前识别和修复良率热点; 创新、智能的路径仿真,具有真正的 HSPICE 精度,比传统蒙特卡罗仿真速度快100至1000倍
瞻博网络新一代网络设计的功耗降低了14%,面积减少了6% 加州山景城2019年6月12日 /美通社/ -- 重点 采用先进融合技术的IC Compiler...
三星使用64位Arm Cortex-A53和Cortex-A57处理器设计对新思科技Fusion Design Platform完成了5LPE工艺技术认证
Fusion Design Platform重新定义了传统的设计工具边界,提供更好的全流程设计实现质量以及缩短设计收敛、得到结果的时间,现在用于三星代工厂(Samsung Foundry)的先进5LPE工艺
Verdi的智能加载技术(通过VCS Unified Compile实现)带来快五倍的设计加载和追踪速度; VC验证IP通过VCS统一约束求解器技术实现高两倍的仿真性能;VC Formal测试平台分析器应用和Certitude的原生集成实现快10倍的测试平台质量评估和断言; 全新VC加速验证IP,加上VCS和ZeBu的原生集成,可将仿真性能提高10至100倍.
ZeBu Power Analyzer扩展了ZeBu Server 4硬件加速仿真系统,扩充了支持RTL和门级流程的新型多线程功耗分析引擎;在ZeBu Server 4上对十亿周期活动进行剖析,以迅速识别关键功耗时间窗口;在数小时内针对数百万周期窗口得出准确的平均功耗和周期功耗分析结果,而基于软件仿真的方法则需要数月时间
合作支持OEM和一级供应商实现虚拟环境的快速部署
使用新思科技VDK使EB能够在硅上市前12个月搬移其AUTOSAR操作系统
开发基于NXP S32汽车处理平台的概念虚拟ECU,可以演示更快的交互式开发和回归测试
解决方案已经在领先的汽车公司中部署
新思科技具有安全增强封装(SEP)的DesignWare®ARC® EV6x视觉处理器被嵌入式视觉联盟(Embedded Vision Alliance)评为“年度最佳处理器”
新思科技ARC EV6x视觉处理器IP和KudanSLAM软件相结合,为人工智能,汽车和物联网应用提供高效精确的机器视觉技术。
KudanSLAM软件算法针对新思科技DesignWare ARC EV6x嵌入式视觉处理器IP进行优化,为人工智能、汽车和物联网应用提供高效精确的计算机视觉技术;DesignWare EV6x嵌入式视觉处理器包含多达四个512位矢量DSP和一个完全可编程的卷积神经网络(CNN)引擎,可为各种高性能嵌入式视觉应用提供最大吞吐量;KudanSLAM的软件算法以高速、低功耗和高精度的方式执行同步定位与建图。
使用新思科技Fusion Design Platform,Arm最新Cortex-A76和Neoverse N1处理器的早期采用者成功实现片上系统流片。新思科技QuickStart设计实现套件增强,使用Fusion Compiler为包括新一代Arm处理器在内的关键核心提供最佳PPA。
美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日发布了《2019年开源安全和风险分析》(OSSRA)报告。该报告由新思科技网络安全研究中心(CyRC)制作,审查了由黑鸭审计服务团队执行的超过1,200个商业应用程序和库的审计结果。报告重点介绍了开源应用的趋势和模式,以及不安全的开源组件和许可证冲突的普遍性。
DesignWare VESA DSC IP符合VESA DSC 1.1和1.2a标准,提供高达10K分辨率所需的120Hz刷新率。
可配置IP可扩展到16个并行切片,为沉浸式观看体验提供高性能数据传输。
新的VESA DSC编码器和解码器IP解决方案降低视频和图像接口的数据速率,降低了功率,从而延长电池寿命。
复旦微电子选用新思科技DesignWare蓝牙控制器和PHY IP解决方案,提供用于IoT应用的超低功耗微控制器。
DesignWare Bluetooth IP的运行电压不到一伏特,电池寿命更长,提供综合匹配网络,以减少材料清单。
新思科技还发布了最新的低功耗无线IP,支持Bluetooth 5.1、Thread和Zigbee网络上的并行连接。
对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案。解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析,以及物理验证,帮助早期合作伙伴加速高度集成的新一代产品投放市场。
新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)为DDR5/4非易失性双列直插式内存模块(NVDIMM-P),推出业内首个验证IP (VIP)。NVDIMM-P是新一代存储级内存,面向从数据、存储和内存数据库到实时处理的企业应用,在性能、安全性和耐用性上面提出了富有挑战性的要求,而且拥有内存的持久化、可靠性和正常运行时间。
美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布其连续三年在Gartner魔力象限应用安全测试中被评为领导者1。报告中,Gartner基于前瞻性和执行力对11家应用安全测试供应商进行了评估。新思科技在执行力和前瞻性方面都获得了最高评分,分别排在最高及最靠右的位置。
重点摘要:应用于台积公司7奈米FinFET制程技术、通过矽晶验证(silicon-proven)的 DesignWare PHY IP 包括 USB、DDR、LPDDR、HBM、PCI Express、MIPI、DisplayPort 和乙太网路。
在7奈米制程中成功完成 DesignWare 逻辑库(Logic Libraries)与嵌入式记忆体(Embedded Memories)的客户投片(customer tapeouts),展现了高品质,也降低了整合风险。
用于台积公司7奈米制程技术的 DesignWare IP 组合能让半导体领导厂商在行动、云端运算和汽车应用上达成矽晶设计成功。
美国新思科技公司(Synopsys, Nasdaq: SNPS)近日宣布其在权威独立调研公司Forrester...
传统的系统软件开发和验证严重依赖于硬件IC的物理存在。通过将物理环境转移至虚拟环境,VDK支持在硬件IC推出之前进行软件开发,将软件开发和验证的时间点大幅提前,加快系统和软件测试速度。通过多年与意法半导体的合作,ST“恒星”MCU系列产品基于VDK的首个虚拟原型平台正式推出。
德赛西威联手新思科技,通过使用新思科技提供的虚拟原型开发技术(Virtual Prototyping ),全面提升智能汽车的设计、研发和测试的效率。该技术为汽车行业带来了全新的方法学,重新定义智能汽车的研发流程,大幅提升研发效率。德赛西威将把该技术应用于包括智能座舱和ADAS在内的所有复杂电子系统的虚拟开发和测试。
美国新思科技公司 (Synopsys, Nasdaq: SNPS) 与国际自动机工程师学会(SAE International)于近日联合发布了《保护现代车辆的安全:汽车工业网络安全实践研究》报告。
新思科技Design Compiler NXT采用创新且高效的优化引擎,提高运行速度并改善功耗和时序方面的设计实现质量。支持先进工艺节点,包括通用库以及与IC Compiler II保持RC提取的一致性,可在5nm等工艺范围内实现紧密的相关一致性。早期采用者享受到即插即用的部署便利以及生产力和设计实现质量大幅改善等优势
新的embARC机器学习推理(MLI)软件库针对使用卷积神经网络(CNN)和递归神经网络(RNN)的低功耗物联网应用进行了优化。
全面RTL DFT流程,加上新思科技Fusion Design Platform™,确保最快上市时间与最佳设计功耗、性能与面积。
先进的汽车功能安全支持包括软错误分析和X-tolerant逻辑BIST,以符合ISO 26262标准要求。
通过功能用途高速接口进行的测试带来了前所未有的测试带宽与便携性。
高效NB-IoT调制解调器解决方案,整合了超低功耗新思科技DesignWare ARC EM9D 处理器IP,以及NB-IoT标准基带和协议堆栈,提供可迅速适应软件标准不断演化的调制解调器。博码物联的LTE Cat NB1/NB2 Rel.14射频收发器已通过40nm工艺硅验证,支持所有NB-IoT标准的高低频段。
针对ARC HS3x和HS4x处理器的全新增强安全套件支持在高性能嵌入式应用程序中创建安全的环境。
提供数据完整性保护,检测故障注入攻击,帮助防止黑客绕过安全启动检查。
多个特权等级和基于MPU的访问控制隔离应用程序,使SoC不易受到攻击。
集成看门狗定时器可检测因篡改而导致的故障并使系统恢复正常。
加快部署7nm Fusion Design Platform,在具有挑战性的设计方面,不仅设计实现质量提升了20%,设计收敛速度也提高了两倍多。Fusion Design Platform重新定义了传统的设计工具界限,将最佳逻辑综合和布局布线、行业金牌signoff与新一代可测性设计技术进行整合,提供最可预测的7nm全流程收敛方案,最大程度上减少了迭代次数
行业领先的扩展能力,可扩展至2000多个核心,数小时内实现全芯片物理signoff。
Explorer DRC创新技术在SoC集成期间将DRC速度加快5倍。
IC Validator NXT物理signoff技术已被多个客户部署到云端,确保按进度完成流片。
搭载IC Compiler II的融合技术与结合Custom Compiler的Live DRC助物理signoff加速完成。
Fusion Compiler部署在瑞萨电子包括高端SoC和任务关键型微控制器IC设计的高端汽车组合中。
独特的全流程共用数据模型,加上统一的优化架构,提供同类最佳的时序和功耗设计实现质量(QoR)和最佳设计面积。
无人可比的容量和吞吐量可实现具有数百万例化单元的设计,带来最高的设计效率和最快的上市时间
新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布推出业界首个子系统验证解决方案验证IP(VIP)和UVM源代码测试套件,以支持最新的USB4规范。USB4包括使用现有USB Type-C™连接器的双通道操作,该连接器可以通过新的认证电缆传输高达40Gbps数据。USB4还支持Thunderbolt™ 3,并扩展了USB功能以包括新的显示功能。
面向GLOBALFOUNDRIES 22FDX®工艺汽车1级和2级温度操作的新思科技DesignWare IP包括逻辑库、嵌入式存储器、数据转换器、LPDDR4、PCI Express 3.1、USB 2.0/3.1和MIPI D-PHY IP。
新思科技IP解决方案针对22FDX工艺执行更多汽车级设计规则,满足可靠性和15年汽车操作要求。
新思科技支持AEC-Q100温度级和ISO 26262 ASIL Readiness的IP可加快SoC可靠性和功能安全评估。
美国新思科技公司 (Synopsys, Nasdaq: SNPS)近日宣布发布其全新的Polaris软件完整性平台。Polaris软件完整性平台将新思科技软件质量与安全的产品和服务的强大功能整合到一个集成解决方案中,帮助安全和开发团队更快地构建安全、优质的软件。
广泛合作让新思科技与三星代工厂(Samsung Foundry)成功使用经硅验证的全环栅场效应晶体管,推出下一代晶体管技术。使用新思科技Fusion Design Platform(包括Design Compiler、IC Compiler II、PrimeTime和StarRC)得到的目标功耗、性能与面积通过了全流程的验证。IC Compiler II实现了高效的工艺实现路径查找,这是展示下一代技术可行性的关键。
DesignWare ARC EM软件开发平台提供包含软硬件配置信息的可下载平台套件,加速所有基于ARC EM设计的软件开发和调试。
包含常用外设和接口,如USB、SD卡、蓝牙(BT4.0)、WiFi (802.11abgn)、9D运动传感器数字麦克风输入和模拟到数字转换器(ADC)。
可通过Pmod、Arduino和mikroBUS连接器扩展,使开发人员能够轻松地添加新功能,如显示器、温度传感器和通信接口。
新思科技embARC开放软件平台提供预先验证的开源软件,包括驱动器、FreeRTOS操作系统、中间件和示例。
新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)近日宣布,飞步科技选择了经过硅验证的新思科技DesignWare®接口、安全、ARC® EM Safety Island处理器以及嵌入式存储器测试与修复IP组合,用于其先进汽车应用上的高性能人工智能(AI)芯片(SoC)。
Habana Labs 已使用DesignWare®控制器和 PHY IP Solutions for PCI Express® 4.0 实现了其 Goya™ 推理处理器片上系统(SoC)一次投片成功。经硅验证的IP运行数据速率为16 GT/s,支持 PCI Express 4.0 规格的所有关键特性,并兼容 PCI Express 3.0,让 Habana Labs 满足了其人工智能(AI)芯片所需的实时数据连接性。
Liberty为超低功耗应用扩展了最佳质量设计,扩展寄生参数提取建模,用于先进的过程和设备技术。与技术创新者合作,推动2nm及以下流程的建模标准。技术顾问委员会包括Arm,NVIDIA,Qualcomm,TSMC等。
通过功能强大的QuickCap NX 3D场解算器接口,实现有重点的实验,缩短周转时间
对寄生变化的延迟敏感度进行创新建模,精确到用户指定的目标范围内
持续合作,推动2nm工艺的发展
重点: Design Compiler...
重点: Fusion Compiler 是业界唯一的 RTL-to-GDSII 产品,采用统一、可扩展的数据模型,搭载同类最佳优化引擎,以及基于业界 golden signoff 工具的分析能力。
美国加利福尼亚山景城,2018 年 10 月 30 日-- 亮点: DesignWare STAR 存储器系统的嵌入式 MRAM...
美国加利福尼亚山景城,2018 年 10 月 29 日-- 亮点: SpyGlass DFT ADV 根据软错误产生的影响,计算I SO 26262 单点故障指标(SPFM) RTL...
美国加利福尼亚州山景城,2018 年 10 月 26 日 -- 新思科技公司 (Synopsys, Nasdaq: SNPS)...
重点: 业界首款 LPDDR5 控制器、PHY、验证 IP 解决方案,支持高达 6400 Mbps 的数据速率,面积减少40% 以上。 完整的 DDR5 IP 解决方案支持高达 4800 Mbps...
重点: FineSim SPICE 2018.09 将模拟电路运行速度提高 3 倍,增加 RF 分析功能。 Custom Compiler 的 Extraction Fusion 与 StarRC 提供早期寄生参数,实现精确前仿真。
重点: 智能映射与优化AI芯片架构的CNN,从而满足高性能和低功耗的平衡。 Platform Architect...
重点: 新思科技连续8年荣获TSMC接口IP和工具支持“年度合作伙伴奖”。...
重点: 新思科技Design Platform支持TSMC WoW直接堆叠和CoWoS技术。...
重点: IC Compiler II和Design Compiler Graphical提供了统一流程,实现最低功耗、最佳性能和最优面积。 StarRC、PrimeTime和PrimeTime...
重点: 基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。 IP解决方案支持TSMC...
2018年9月19日,中国 北京 ——新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)今日宣布,新思科技战略项目副总裁Chekib...
重点 LG选择具有HDCP 2.3内容保护功能的DesignWare HDMI 2.1控制器IP,在其新款多媒体芯片中实现安全、高质量的数字视频和音频链路 符合标准的HDMI 2.1...
MOUNTAIN VIEW, Calif. and LONDON, Sept. 11, 2018 -- 重点 具有信任根的DesignWare tRoot HSM IP为设计人员提供可信赖的执行环境,能够保护敏感信息和数据处理...
美国加利福尼亚山景城,2018 年 9 月 10 日-- 摘要: 最新的 HPC Design Kit 包括了为 DesignWare EV6x 嵌入式视觉处理器 IP...
2018年9月6日,中国 北京 —— 新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出一种基于人工智能 (AI)...
加利福尼亚州山景城,2018年9月5日 --...
2018年8月17日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS...
要点: 采用新思科技Sentaurus、Process Explorer、StarRC、SiliconSmart、PrimeTime和IC Compiler II,DTCO方法学降低了先进半导体工艺开发的成本,并加快了上市速度。
DesignWare 56G Ethernet PHY满足下一代叶脊网络架构传输和性能要求 重点: 最新DesignWare 56G Ethernet PHY支持PAM-4和NRZ信号标准,适用于100G、 200G和400G...
重点: ASIL D Ready DesignWare ARC EM6 处理器和EV62嵌入式视觉处理器支持锁步操作,可实现最高汽车安全等级。 ASIL D Ready ARC MetaWare...
三星和新思科技推出7LPP定制设计参考流程 重点: 新思科技Custom Design...